關於gpio的上電復位後預設輸出電平的影響
如果需要gpio對某個模組的控制，比如振動馬達的震動使能控制，lcd的背光使能控制，閃光燈的使能控制，耳機和喇叭功率放大器的輸出控制。這些模組都比較敏感。如果gpio的選擇不恰當就會引起上電的時候，cpu復位後**還沒有執行到gpio的初始化模組的前面一段時間就會引起模組不穩定。arm的gpio每個gpio都有乙個復位預設狀態，有些gpio上電復位後預設上拉，有些是下拉，有些是沒有上拉和下拉。所以設計各個子模組的時候，要根據模組的使能控制硬體引腳的有效電平去選擇相應的gpio引腳，保證arm處理器上電復位後，它的預設輸出電平能夠將子模組設定到無效狀態。否則模組就會上電的時候不穩定。比如，上電的時候馬達亂震動，lcd螢幕還沒有初始化就開啟背光引起螢幕閃動，上電過程閃光燈亂閃，上電過程耳機有啪啪的雜音，喇叭有啪啪聲。
比如，震動馬達的模組的使能控制引腳的有效電平是高電平，也就是這個控制引腳為高電平的時候馬達會震動，那麼選擇gpio的時候要檢視cpu的datasheet，選擇乙個gpio，這個gpio的上電復位狀態是下拉狀態的，這樣系統上電的時候，這個gpio為下拉，為低電平，這樣就不會引起馬達不受控制的亂震動。
硬體復位 軟體復位 上電復位的異同
硬體復位 顧名思義通過硬體給系統乙個復位,比如在電路板上設計一復位電路,通 過按下按鍵就可以給系統實現乙個復位,而無論系統在執行什麼樣的程式 硬體復位的作用區域一般是全域性的 軟體復位 是通過軟體給系統乙個復位訊號,如低電平或許是高電平 具體看系統設定 來實現復位操作 復位啟動不需要進行fpga d...
流行的FPGA的上電復位
在實際設計中，由於外部阻容復位時間短，可能無法使fpga內部復位到理想的狀態，所以今天介紹一下網上流行的復位邏輯。在基於verilog的fpga設計中，我們常常可以看到以下形式的程序 訊號rst n用來對程序中所用變數的初始化，這個復位訊號是十分重要的，如果沒有復位，會導致一些暫存器的初始值變得未知...
流行的FPGA的上電復位
在實際設計中，由於外部阻容復位時間短，可能無法使fpga內部復位到理想的狀態，所以今天介紹一下網上流行的復位邏輯。在基於verilog的fpga設計中，我們常常可以看到以下形式的程序 訊號rst n用來對程序中所用變數的初始化，這個復位訊號是十分重要的，如果沒有復位，會導致一些暫存器的初始值變得未知...