---------------------------------------開胃小菜：emc知識---------------------------------------
在電子系統設計中，為了少走彎路和節省時間，應充分考慮並滿足抗干擾性的要求，避免在設計完成後再去進行抗干擾的補救措施。形成干擾的基本要素有三個：
（1）干擾源，指產生干擾的元件、裝置或訊號，用數學語言描述如下：du/dt， di/dt大的地方就是干擾源。如：雷電、繼電器、可控矽、電機、高頻時鐘等都可 能成為干擾源。
（2）傳播路徑，指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳 播路徑是通過導線的傳導和空間的輻射。
（3）敏感器件，指容易被干擾的物件。如：a/d、d/a變換器，微控制器，數字ic， 弱訊號放大器等。
抗干擾設計的基本原則是：抑制干擾源，切斷干擾傳播路徑，提高敏感器件的 抗干擾性能。
1 抑制干擾源
抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt。這是抗干擾設計中最優 先考慮和最重要的原則，常常會起到事半功倍的效果。 減小干擾源的du/dt主要是通過在干擾源兩端併聯電容來實現。減小干擾源的 di/dt則是在干擾源迴路串聯電感或電阻以及增加續流二極體來實現。
抑制干擾源的常用措施如下：
（1）繼電器線圈增加續流二極體，消除斷開線圈時產生的反電動勢干擾。僅加續流二極體會使繼電器的斷開時間滯後，增加穩壓二極體後繼電器在單位時間內可動作更多的次數。
（2）在繼電器接點兩端並接火花抑制電路（一般是rc串聯電路，電阻一般選幾k 到幾十k，電容選0.01uf），減小電火花影響。
（3）給電機加濾波電路，注意電容、電感引線要盡量短。
（4）電路板上每個ic要並接乙個0.01μf～0.1μf高頻電容，以減小ic對電源的影響。注意 高頻電容的佈線，連線應靠近電源端並盡量粗短，否則，等於增大了電 容的等效串聯電阻，會影響濾波效果。
（5）佈線時避免90度折線，減少高頻雜訊發射。
（6）可控矽兩端並接rc抑制電路，減小可控矽產生的雜訊（這個雜訊嚴重時可能 會把可控矽擊穿的）。
按干擾的傳播路徑可分為傳導干擾和輻射干擾兩類。
所謂傳導干擾是指通過導線傳播到敏感器件的干擾。高頻干擾雜訊和有用訊號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻干擾雜訊的傳播，有時也可加隔離光耦來解決。電源雜訊的危害最大， 要特別注意處理。 所謂輻射干擾是指通過空間輻射傳播到敏感器件的干擾。 一般的解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。
2 切斷干擾傳播路徑的常用措施如下：
（1）充分考慮電源對微控制器的影響。電源做得好，整個電路的抗干擾就解決了一大半。許多微控制器對電源雜訊很敏感, 要給微控制器電源加濾波電路或穩壓器，以減小電源雜訊對微控制器的干擾。比如，可以利用磁珠和電容組成π形濾波電路，當然條件要求不高時也可用100ω電阻代替磁珠。
（2）如果微控制器的i/o口用來控制電機等雜訊器件，在i/o口與雜訊源之間應加隔離（增加π形濾波電路）。 控制電機等雜訊器件，在i/o口與雜訊源之間應加隔離（增加π形濾波電路）。
（3）注意晶振佈線。晶振與微控制器引腳盡量靠近，用地線把時鐘區隔離起來，晶振外殼接地並固定。此措施可解決許多疑難問題。
（4）電路板合理分割槽，如強、弱訊號，數字、模擬訊號。盡可能把干擾源 （如電機，繼電器）與敏感元件（如微控制器）遠離。
（5）用地線把數字區與模擬區隔離，數字地與模擬地要分離，最後在一點接於電源地。a/d、d/a晶元佈線也以此為原則，廠家分配a/d、d/a晶元 引腳排列時已考慮此要求。
（6）微控制器和大功率器件的地線要單獨接地，以減小相互干擾。 大功率器件盡可能放在電路板邊緣。
（7）在微控制器i/o口，電源線，電路板連線線等關鍵地方使用抗干擾元件 如磁珠、磁環、電源濾波器，遮蔽罩，可顯著提高電路的抗干擾性能。
3 提高敏感器件的抗干擾性能
提高敏感器件的抗干擾性能是指從敏感器件這邊考慮儘量減少對干擾雜訊的拾取，以及從不正常狀態盡快恢復的方法。
提高敏感器件抗干擾性能的常用措施如下：
（1）佈線時儘量減少迴路環的面積，以降低感應雜訊。
（2）佈線時，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦 合雜訊。
（3）對於微控制器閒置的i/o口，不要懸空，要接地或接電源。其它ic的閒置 端在不改變系統邏輯的情況下接地或接電源。
（4）對微控制器使用電源監控及看門狗電路，如：imp809，imp706，imp813，x25043，x25045等，可大幅度提高整個電路的抗干擾性能。
（5）在速度能滿足要求的前提下，盡量降低微控制器的晶振和選用低速數字 電路。
（6）ic器件盡量直接焊在電路板上，少用ic座。
----------------------------------------------模擬地、數字地分割----------------------------------------------
為了達到很好的抗干擾，於是我們常看到pcb板上有地分割的佈線方式。但是也不是所有的數位電路和模擬電路混合都一定要進行地平面分割。因為這樣分割是為了降低雜訊的干擾。
理論：在數位電路中一般的頻率會比模擬電路中的頻率要高，而且它們本身的訊號會跟地平面形成乙個回流（因為在訊號傳輸中，銅線與銅線之間存在著各種各樣的電感和分布電容），如果我們把地線混合在一起，那麼這個回流就會在數字和模擬電路中相互串擾。而我們分開就是讓它們只在自己本身內部形成乙個回流。它們之間只用乙個零歐電阻或是磁珠連線起來就是因為原來它們就是同乙個物理意義的地，現在佈線把它們分開了，最後還應該把它們連線起來。
如何分析它們是屬於數字部分呢還是模擬部分？這個問題常常是我們在具體畫pcb時得考慮的。我個人的看法是要判斷乙個元件是屬於模擬的，還是數字的關鍵是看與它相關的主要晶元是數字的還是模擬的。比如：電源它可能給模擬電路供電，那它就是模擬部分的，如果它是給微控制器或是資料類晶元供電，那它就是數字的。當它們是同乙個電源時就需要用乙個橋的方法把乙個電源從另乙個部分引過來。最典形的就是d/a了，它應該是乙個一半是數字，一半是模擬的晶元。我認為如果能把數字輸入處理好後，剩下的就可以畫到模擬部分去了。
模擬電路涉及弱小訊號，但是數位電路門限電平較高，對電源的要求就比模擬電路低些。既有數位電路又有模擬電路的系統中，數位電路產生的雜訊會影響模擬電路，使模擬電路的小訊號指標變差，克服的辦法是分開模擬地和數字地。
對於低頻模擬電路，除了加粗和縮短地線之外，電路各部分採用一點接地是抑制地線干擾的最佳選擇，主要可以防止由於地線公共阻抗而導致的部件之間的互相干擾。
而對於高頻電路和數位電路，由於這時地線的電感效應影響會更大，一點接地會導致實際地線加長而帶來不利影響，這時應採取分開接地和一點接地相結合的方式。
另外對於高頻電路還要考慮如何抑制高頻輻射雜訊，方法是：盡量加粗地線，以降低雜訊對地阻抗；滿接地，即除傳輸訊號的印製線以外，其他部分全作為地線。不要有無用的大面積銅箔。
地線應構成環路，以防止產生高頻輻射雜訊，但環路所包圍面積不可過大，以免儀器處於強磁場中時，產生感應電流。但如果只是低頻電路，則應避免地線環路。數字電源和模擬電源最好隔離，地線分開布置，如果有a/d，則只在此處單點共地。
低頻中沒有多大影響，但建議模擬和數字一點接地。高頻時，可通過磁珠把模擬和數字地一點共地。
如果把模擬地和數字地大面積直接相連，會導致互相干擾。不短接又不妥，理由如上有四種方法解決此問題∶1、用磁珠連線；2、用電容連線；3、用電感連線；4、用0歐姆電阻連線。
磁珠的等效電路相當於帶阻限波器，只對某個頻點的雜訊有顯著抑制作用，使用時需要預先估計噪點頻率，以便選用適當型號。對於頻率不確定或無法預知的情況，磁珠不合。
電容隔直通交，造成浮地。
電感體積大，雜散引數多，不穩定。
0歐電阻相當於很窄的電流通路，能夠有效地限制環路電流，使雜訊得到抑制。電阻在所有頻帶上都有衰減作用(0歐電阻也有阻抗)，這點比磁珠強。
模擬地和數字地
二者本質是一直的，就是數字地和模擬地都是地。要明白為什麼要分開，先聽乙個故事 我們公司的商務樓，是搞模擬的，是搞數字的，整幢樓只有一部電梯，平時人少的時候還好辦，上上互不影響，但每天上下班的時候就不得了了，人多得很，搞數字的要上，總是被搞模擬的人影響，模擬的人要下樓，總是要等電梯上了再下來，互相影響...
模擬地和數字地單點接地
模擬地和數字地單點接地 只要是地，最終都要接到一起，然後入大地。如果不接在一起就是 浮地 存在壓差，容易積累電荷，造成靜電。地是參考0 電位，所有電壓都是參考地得出的，地的標準要一致，故各種地應短接在一起。人們認為大地能夠吸收所有電荷，始終維持穩定，是最終的地參考 點。雖然有些板子沒有接大地，但發電...
模擬地和數字地單點接地
只要是地，最終都要接到一起，然後入大地。如果不接在一起就是 浮地 存在壓差，容易積累電荷，造成靜電。地是參考0電位，所有電壓都是參考地得出的，地的標準要一致，故各種地應短接在一起。人們認為大地能夠吸收所有電荷，始終維持穩定，是最終的地參考點。雖然有些板子沒有接大地，但發電廠是接大地的，板子上的電源最...