隨著半導體工藝尺寸不斷縮小，ic設計的規模越來越大，高度複雜的ic產品正面臨著高可靠性、高質量、低成本以及更短的產品上市週期等日益嚴峻的挑戰。一方面隨著半導體工藝尺寸的縮小，嵌入式儲存器可能存在的缺陷型別越來越多；另一方面，隨著ic產品的複雜度的提高，rom、ram、eeprom在ic產品中的比重越來越大。
嵌入式儲存器的可測試設計技術包括直接測試、用嵌入式cpu進行測試和內建自測試技術(mbist)。直接測試方法利用自動測試裝置進行測試，可以輕易實現多種高質量測試演算法，但是這種方法存在著一些不足之處，一是在ate機上實現的演算法越複雜，對ate機儲存器的容量要求越高，測試的費用也就越高；二是在ate機上不易實現對嵌入式儲存器的「全速」測試，測試時鐘的工作頻率越高，測試成本越高；三是由於晶元外圍管腳的限制，對晶元內大容量嵌入式儲存器進行直接測試往往不大現實。利用嵌入式cpu進行測試的好處在於不需要對設計硬體做任何修改，而且測試演算法的修改與實現可以通過靈活修改 cpu軟體程式完成。但是這種方法也存在缺點，首先是設計中的cpu並沒有和所有的嵌入式儲存器直接相連，其次編寫或修改軟體程式實現測試演算法需要耗費大量的人力，另外這種方法還很難對儲存cpu程式的儲存器進行測試。
mbist技術的缺點是增加了晶元的面積並有可能影響晶元的時序特性，然而，隨著儲存器容量的增加，這種方法所增加的晶元面積所佔的比例相對很小，而且這種測試技術還有很多其它技術優勢。首先它可以實現可測性設計的自動化，自動實現通用儲存器測試演算法，達到高測試質量、低測試成本的目的；其次mbist電路可以利用系統時鐘進行「全速」測試，從而覆蓋更多生成缺陷，減少測試時間；最後它可以針對每乙個儲存單元提供自診斷和自修復功能。此外 mbist的初始化測試向量可以在很低成本的測試裝置上進行。所以，從高測試質量、低測試成本的角度考慮，mbist是目前嵌入式儲存器測試設計的主流技術。
mbist概述
bist是一種結構性dft技術，它將器件的測試結構置於該器件內部。bist結構可以測試多種型別的電路，包括隨機邏輯器件和規整的電路結構如資料通道、儲存器等。bist電路視其應用物件不同其實現存在顯著差異，但任何型別的bist都有共同的用途。bist結構可以針對目標電路自動生成各種測試向量，並對輸出響應進行比較。目標電路的型別也呈現多樣化特徵，它可以是整個晶元設計，也可以是設計模組或設計模組中的某個結構。此外，測試向量生成以及輸出比較電路也可能存在差異。
下面我們主要**mbist。大型、複雜電路通常包含多處難以測試的邏輯部分，即使就可測試性最好的大型設計而言，也同樣需要耗費大量測試生成時間、占用大量的ate儲存器和ate測試時間，所有這些都是非常昂貴，但對於採用atpg方法進行測試而言又是必需的。另外，由於儲存器缺陷型別不同於一般邏輯的缺陷型別，儲存器在較大規模設計之中層次較深，atpg通常不能提供完備的儲存器測試解決方案，而mbist技術則可以解決這些問題。 bist能夠在不犧牲檢測質量的前提下提供一種儲存器測試解決方案，在很多情況下，bist結構可以徹底消除或最大限度減少對外部測試向量生成(以及 ate機儲存器容量)和測試應用時間的需要。設計人員可以在某設計內部執行mbist電路，並由於mbist電路鄰近被測試的儲存器而輕易實現全速測試，設計人員也可以從該設計的較高層次執行mbist流程。
mbist電路以某項設計中的ram和rom模型為目標。前面已經提到，由於儲存器缺陷型別不同於一般邏輯的缺陷型別，所以檢測ram和 rom不同於檢測隨機邏輯，mbist針對檢測ram和rom共有的缺陷型別採用了有效的電路和演算法。mbist電路還可以基於各種演算法生成多種測試向量，每種測試向量都著重測試一種特定的電路型別或錯誤型別。比較電路具有多種獨特的實現方式，其中包括比較器和標籤分析器。儲存器電路模型一般由三個基本模組組成，分別是位址解碼器、讀/寫控制邏輯以及儲存單元陣列(圖1)。
mbist架構
mbist通常採用一種或多種演算法為測試儲存器一種或多種缺陷型別而特別設計，mbist電路包括測試向量產生電路、bist控制電路、響應分析器三部分(圖2)。
測試向量產生電路可生成多種測試向量，不同的測試演算法實現的電路所產生的測試向量內容也不同；bist控制電路通常由狀態機實現，控制 bist對儲存器的讀寫操作，響應分析器既可以用比較器實現，也可以用壓縮器多輸入移位暫存器(misr)電路實現，它對照已知正常的儲存器響應，比較實際儲存器模型響應並檢測器件錯誤。
採用比較器實現的mbist電路如圖3所示，該電路提供兩個標誌輸出訊號tst_done和fail_h通知系統測試程序的狀態和結果。tst_done在測試結束時被置為有效狀態，在測試過程中發現任何錯誤，fail_h訊號即置為有效並保持到測試結束。採用壓縮器實現的mbist 電路如圖4所示，該電路提供了基於misr的比較技術，測試結束後可以輸出壓縮後的標籤暫存器結果。
通常情況下，mbist電路不僅可以篩選出失效的器件，還能夠自動分析失效的原因，此時測試資料同時被用來分析定位儲存器失效的具體位址空間。
此外，特殊的mbist電路還可以提供自診斷和自修復功能。在mbist電路中引入內建自分析模組，bist模組根據失效的資料和位址等資訊輸出相應的控制訊號r2r1r0，把系統對儲存器失效位址空間的讀寫操作指向用於自修復冗餘設計。
mbist電路通常還包括bist collar模組，bist collar模組的內容包括流水處理電路、掃瞄旁路電路、多路復用器電路和misr電路等，其中掃瞄旁路電路最為常用(圖5)。
mbist實現與eda工具
mbist工具允許設計人員將更多時間花在設計工作中，而不是在有關測試的問題上憂心忡忡。工具已經內建了開發儲存器測試和管理bist電路所必需的知識，其生成的故障診斷電路允許設計人員對故障資料進行識別和分析。它可以產生相應的testbench，方便對mbist外圍電路邏輯開展驗證，還可產生相應的自動化指令碼檔案以有助於邏輯綜合的自動化執行。此外對任何eda工具來說，要想有效工作就必須能夠適應設計者現有的設計流程，遵循各種行業標準。
mbistarchitect是mentor公司提供的mbist自動化eda工具。它可以針對乙個或多個嵌入式儲存器開發嵌入式測試電路，自動實現儲存器單元或陣列的rtl級內建自測試電路。它支援多種測試演算法，可對乙個或多個內嵌儲存器自動建立bist邏輯，並完成bist邏輯與儲存器的連線，另外還能在多個儲存器之間共享bist控制器，實現並行測試，從而縮短測試時間並節約晶元面積。mbist結構中還可以包括故障的自動診斷功能，方便了故障定位和開發針對性的測試向量。
DFT，可測試性設計 概念理解
工程會接觸dft。需要了解dft知識，但不需要深入。三種基本的測試 概念來自參考文件 1.邊界掃瞄測試 boundary scan test。測試目標是io pad，利用jtag介面互連以方便測試。jtag介面，實現不同晶元之間的互連。這樣可以形成整個系統的可測試性設計。2.內建自測試bist 個人...
如何提公升軟體的可測試性架構設計
在軟體研發過程中需要單元測試 整合測試 使用者驗收測試等一系列的測試，然而我們遇到的很多軟體由於在系統設計的時候沒有考慮可測試性，經常會使人工測試變得很艱難，更難說有效實現自動化測試。那麼如何提高軟體的可測試性，從而實現有效的單元測試自動化 介面測試自動化？任何軟體都需要測試，沒有測試過的 是不可靠...
效能和可測試性的選擇
服務端存放的是所有使用者的資訊，資料同步的功能是獲取本使用者的資訊到本地資料庫。服務端將各資訊以json的格式發到客戶端，客戶端比較資料庫的每條記錄和json內容是否完全相同，如果完全相同則不更新，否則更新。這樣做，提高了新能，但大幅降低了可測試性。63個表，估計平均每個表7條記錄，必須測試400次...