需要遵循的原則如下：
（1） 在元器件的布局方面，應該把相互有關的元件盡量放得靠近一些，例如，時鐘發生器、晶振、cpu的時鐘輸入端都易產生雜訊，在放置的時候應把它們靠近些。對於那些易產生雜訊的器件、小電流電路、大電流電路開關電路等，應盡量使其遠離微控制器的邏輯控制電路和儲存電路（rom、ram），如果可能的話，可以將這些電路另外製成電路板，這樣有利於抗干擾，提高電路工作的可靠性。
（2） 盡量在關鍵元件，如rom、ram等晶元旁邊安裝去耦電容。實際上，印製電路板走線、引腳連線和接線等都可能含有較大的電感效應。大的電感可能會在vcc走線上引起嚴重的開關雜訊尖峰。防止vcc走線上開關雜訊尖峰的唯一方法，是在vcc與電源地之間安放乙個0.1uf的電子去耦電容。如果電路板上使用的是表面貼裝元件，可以用片狀電容直接緊靠著元件，在vcc引腳上固定。最好是使用瓷片電容，這是因為這種電容具有較低的靜電損耗（esl）和高頻阻抗，另外這種電容溫度和時間上的介質穩定性也很不錯。盡量不要使用鉭電容，因為在高頻下它的阻抗較高。
在安放去耦電容時需要注意以下幾點：
·在印製電路板的電源輸入端跨接100uf左右的電解電容，如果體積允許的話，電容量大一些則更好。
·原則上每個積體電路晶元的旁邊都需要放置乙個0.01uf的瓷片電容，如果電路板的空隙太小而放置不下時，可以每10個晶元左右放置乙個1～10的鉭電容。
· 對於抗干擾能力弱、關斷時電流變化大的元件和ram、rom等儲存元件，應該在電源線（vcc）和地線之間接入去耦電容。
·電容的引線不要太長，特別是高頻旁路電容不能帶引線。
（3） 在微控制器控制系統中，地線的種類有很多，有系統地、遮蔽地、邏輯地、模擬地等，地線是否布局合理，將決定電路板的抗干擾能力。在設計地線和接地點的時候，應該考慮以下問題：
·邏輯地和模擬地要分開佈線，不能合用，將它們各自的地線分別與相應的電源地線相連。在設計時，模擬地線應盡量加粗，而且盡量加大引出端的接地面積。一般來講，對於輸入輸出的模擬訊號，與微控制器電路之間最好通過光耦進行隔離。
·在設計邏輯電路的印製電路版時，其地線應構成閉環形式，提高電路的抗干擾能力。
·地線應盡量的粗。如果地線很細的話，則地線電阻將會較大，造成接地電位隨電流的變化而變化，致使訊號電平不穩，導致電路的抗干擾能力下降。在佈線空間允許的情況下，要保證主要地線的寬度至少在2～3mm以上，元件引腳上的接地線應該在1.5mm左右。
·要注意接地點的選擇。當電路板上訊號頻率低於1mhz時，由於佈線和元件之間的電磁感應影響很小，而接地電路形成的環流對干擾的影響較大，所以要採用一點接地，使其不形成迴路。當電路板上訊號頻率高於10mhz時，由於佈線的電感效應明顯，地線阻抗變得很大，此時接地電路形成的環流就不再是主要的問題了。所以應採用多點接地，盡量降低地線阻抗。
·電源線的布置除了要根據電流的大小盡量加粗走線寬度外，在佈線時還應使電源線、地線的走線方向與資料線的走線方身一致在佈線工作的最後，用地線將電路板的底層沒有走線的地方鋪滿，這些方法都有助於增強電路的抗干擾能力。
·資料線的寬度應盡可能地寬，以減小阻抗。資料線的寬度至少不小於0.3mm(12mil)，如果採用0.46～0.5mm(18mil～20mil)則更為理想。
·由於電路板的乙個過孔會帶來大約10pf的電容效應，這對於高頻電路，將會引入太多的干擾，所以在佈線的時候，應盡可能地減少過孔的數量。再有，過多的過孔也會造成電路板的機械強度降低。
值得注意的微控制器控制板的設計原則
1 在元器件的布局方面，應該把相互有關的元件盡量放得靠近一些，例如，時鐘發生器 晶振 cpu的時鐘輸入端都易產生雜訊，在放置的時候應把它們靠近些。對於那些易產生雜訊的器件 小電流電路 大電流電路開關電路等，應盡量使其遠離微控制器的邏輯控制電路和儲存電路 rom ram 如果可能的話，可以將這些電路另...
微控制器控制板設計
微控制器控制板的設計原則需要遵循的原則如下 1 在元器件的布局方面，應該把相互有關的元件盡量放得 靠近一些，例如，時鐘發生器 晶振 cpu的時鐘輸入端都易產生雜訊，在放置的時候應把它們靠近些。對於那些易產生雜訊的器件 小電流電路 大電流電路開關電路等，應盡量使其遠離微控制器的邏輯控制電路和儲存電路 ...
微控制器控制板的設計原則
需要遵循的原則如下 1 在元器件的布局方面，應該把相互有關的元件盡量放得靠近一些，例如，時鐘發生器 晶振 cpu的時鐘輸入端都易產生雜訊，在放置的時候應把它們靠近些。對於那些易產生雜訊的器件 小電流電路 大電流電路開關電路等，應盡量使其遠離微控制器的邏輯控制電路和儲存電路 rom ram 如果可能的...