tip:該部分會涉及到數位電路的一點點知識
積體電路中常見的基本元器件是mos
管,而mos
又可以分為pmos
和nmos
:
特性:nmos
對低電平導通性較好
pmos
對高電平導通性較好
能夠同時提供兩種mos
管的器件被廣泛使用,稱為cmos
cmos實現非門
:
那麼這個和上拉的關係在於什麼?
其實可以將上面的非門抽象為下圖:
恍然大悟!!!
其實,上拉也就是導通pmos
,下拉也就是導通nmos
,這也就是上拉和下拉的由來
那麼浮空呢?
其實就是這樣一種情況:既不導通pmos
,也不導通nmos
那再想想如果pmos
和nmos
都導通會怎麼樣?
該部分的電路就會短路!!!嚴重的毀壞mos
管
在《數字設計和計算機架構》這本書中有這樣的建議:
在具有正常功能的邏輯門中,上拉或下拉網路必然有乙個導通且另乙個截止。
使用傳導互補規則滿足該條件:nmos
使用串聯時,pmos
使用併聯;nmos
使用併聯時,pmos
使用串聯
上拉下拉功能 GPIO的上拉下拉功能說明
2011 07 11 14 36 394人閱讀 收藏舉報 the port pull up register controls the pull up resister enable disable of each port group.when the corresponding bit is 0...
上拉下拉電阻的作用
在數位電路中不用的輸入腳都要接固定電平,通過1k電阻接高電平或接地。1.電阻作用 l 接電組就是為了防止輸入端懸空 l 減弱外部電流對晶元產生的干擾 l 保護cmos內的保護二極體,一般電流不大於10ma l 上拉和下拉 限流 l 1.改變電平的電位,常用在ttl cmos匹配 2.在引腳懸空時有確...
USB Host的上拉下拉電阻
關於usb的上下拉電阻,不是隨便接個任意阻值的電阻就ok了。當你的usb為主裝置的時候,d d 上分別接乙個15k的下拉電阻,這樣可以使得在沒有裝置插入的時候,d d 上始終保持低電平 當為從裝置介面時,可以通過在上拉電阻來設定不同的傳輸速率,當d 接乙個1.5k上拉電阻,可以工作在高速率模式如12...