1. 邏輯單元 (le) 在 cyclone iv 器件結構中是最小的邏輯單位。le 緊密且有效的提供了高階功能的邏輯使用。每個 le 有以下特性：
乙個四口輸入的查詢表 （lut)，以實現四種變數的任何功能
乙個可程式設計的暫存器
乙個進製鏈連線
乙個暫存器鏈連線
可驅動以下的相互連線：本地、行、列、暫存器鏈、直連。
2. 看下圖，可以對每個 le 配置可程式設計的暫存器為 d、 t、 jk, 或 sr 觸發器操作。每個暫存器上有資料，時鐘，時鐘使能和清零輸入。全域性時鐘網路，通用 i/o 管腳，任何內部邏輯都可以驅動時鐘和清零暫存器控制訊號。每個 le 有三個輸出端分別驅動本地，行和列的佈線資源。在下圖中有乙個register bypass就是說我們可以不使用暫存器，讓lut（4輸入查詢表）的輸出直接接行，列，直連，此時lut和暫存器可以分別驅動不同的輸出端，這個叫做暫存器套包。
除了三個通用佈線輸出之外，在乙個 lab 上的 le 有暫存器鏈輸出，使得同乙個 lab 中的暫存器能夠串聯在一起。暫存器鏈輸出使 lut 能夠被用於組合功能，實現暫存器被用於乙個不相關的移位暫存器。這些資源加速了 lab 之間的連線，同時節省本地互聯資源。
3. 本地是什麼意思，下面要說的是邏輯陣列模組lab，每個 lab 包括以下特性：
16 le
lab 控制訊號
le 進製鏈
暫存器鏈
本地互聯
4. 本地互聯在同乙個 lab 的 le 之間傳輸訊號。暫存器鏈連線把乙個 le 暫存器的輸出傳輸到 lab 中相鄰的 le 暫存器上。
看下圖示位1的三根紅線，意思是本地lab驅動隔壁lab互聯，標位為2的三根線是本地互聯去驅動隔壁lab。注意好像lab不能直接驅動隔壁的lab。注意這6根是直接鏈結佈線。
問題：剛開始一直沒搞懂直連（direct link直接鏈結佈線）和本地互聯（本地佈線）的區別。如果是同乙個lab內部的le連線的話使用本地互聯，如果是lab（+它的本地互聯）去連線隔壁的lab（+它的本地互聯）使用直接鏈結佈線。那麼它和行、列區別是什麼？直連只能連線隔壁的，行、列可以連線很遠的lab（+它的本地互聯）。
鄰近的 lab, 鎖相環 (pll),m9k ram 模組和嵌入式乘法器由左到右通過直接鏈結連線也可以驅動 lab的本地互聯。直接鏈結連線功能最小化行和列互聯的使用，以提供更高的效能和靈活性。每個 le 通過加速本地和直接鏈結互聯可以驅動多達 48 個的 le。為什麼是48個呢？它自己的16個，加上左邊和右邊隔16個，所以是48個。
5. lab的控制訊號，每個 lab 都包含專用的邏輯以驅動控制訊號各自 le。可以看第2點的圖上面的訊號，一一對應，控制訊號包括：
兩個時鐘
兩個時鐘使能
兩個非同步清零
乙個同步清零
乙個同步載入
6. le的操作模式，正常模式和算術模式。正常模式適用於一般的邏輯運用和組合功能。在正常模式中，來自 lab 本地互聯的四個資料輸入口輸入到乙個四口輸入的 lut 中。quartus ii 編譯器自動選擇carry- in (cin) 或data3訊號作為其中乙個輸入到 lut。le 在正常模式中支援套包暫存器和暫存器的反饋。
7. 算術模式，算術模式對於加法器，計數器，蓄能器和比較器的實現是理想的。乙個 le 在算術模式中實現乙個 2 位全加器和基本的進製鏈 。le 在算術模式中可以驅動 lut 輸出儲存與未儲存的版本。暫存器反饋和暫存器套包都支援 le 用於算術模式。我對於下圖全加器和進製鏈的具體實現不是很懂，有空研究下。
複雜可程式設計邏輯器件CPLD
cpld主要是由可程式設計邏輯巨集單元 mc，macro cell 圍繞中心的可程式設計互連矩陣單元組成。其中mc結構較複雜，並具有複雜的i o單元互鏈結構，可由使用者根據需要生成特定的電路結構，完成一定的功能。由於cpld內部採用固定長度的金屬線進行各邏輯塊的互連，所以設計的邏輯電路具有時間可 性...
第2章 可程式設計邏輯器件與Verilog HDL
fpga是可程式設計邏輯器件 pld 的一種,多種工藝，不同原理的pld如下 基於乘積項結構的pld器件 基於查詢表結構的pld器件 原理圖輸入 hdl文字 hdl硬體描述語言 將原理圖或者hdl轉化為邏輯電源組成的電路網表 布局佈線後產生如下重要檔案 晶元資源耗用情況報告 產生延時網表結構，以便於...
PCB器件的布局理
pcb器件布局是一件很有技巧性的事情，但是如果你掌握了它的原則，那麼，一切就會變得非常的簡單，下面是日常中總結的一些pcb器件布局的原則。1 i o驅動器件盡量靠近印刷板的邊 靠近引出接外掛程式 2 按電氣效能合理分割槽，一般分為 數位電路區 即怕干擾 又產生干擾 模擬電路區 怕干擾 功率驅動區 干...