文中如有錯誤或不足還望指出，十分感謝。——keep250
正在持續更新中ing
起始位：先發出乙個邏輯「0」訊號，表示傳輸字元的開始。
資料位：緊接著起始位之後。資料位的個數可以是4、5、6、7、8等等。通常採用ascii碼。從最低位開始傳送，靠時鐘定位。
奇偶校驗位：資料位加上這一位後，使得「1」的尾數應為偶數（偶校驗）或者奇數（奇校驗），以此來校驗資料傳送的正確性。
停止位：它是乙個字元資料的結束標誌。可以是1位、1.5位、2位的高電平。
空閒位：處於邏輯「1」狀態，表示當前線路上沒有資料傳送。
波特率：衡量資料傳送資料的度量衡。表示每秒鐘傳送的二進位制位數。例如資料傳送速率為20字元/秒，而乙個字元為10位，則其傳送的波特率為20*10=200字元/秒=200波特率。
cpi（clock cycle per instruction）：每條計算機指令執行所需的時鐘週期，有時簡稱為指令的平均週期數。
ascii碼：標準ascii碼是7位，7位共27=128種，拓展ascii碼是8位，共28=256種。
多路相聯：cache基本原理之：結構
為了同步cache和主存中的內容，需要及時同步cache和主存間的資訊，這種同步本質上是一種寫入過程，分為以下三種：
直寫式系統（write through）：同時將資料寫入cache和主儲存器（主存）中，可以保證cache中內容與主存的內容完全一致。但是因為每次對cache的更新都要通過匯流排對主儲存器操作，會降低整體寫入速度。
緩衝直寫式系統：對直寫式系統的改進，在其基礎上加乙個快取，每次寫入主儲存器時寫入快取，就不需要等待主儲存器寫完。但是快取只能寫連續寫一次，連續寫兩次時仍需等待。
回寫式系統（write back）：直接寫cache，通過演算法盡可能同步cache和主存之間的資訊。現代的cache大多採取這種解決方案。
現代處理器使用的是一種被稱為虛擬定址（virtual addressing）的定址方式。使用虛擬定址，cpu需要將虛擬位址翻譯成實體地址，如此一來cpu才能通過實體地址訪問到真實的物理記憶體。
虛擬定址需要硬體與作業系統之間的合作。cpu中含有乙個被稱為記憶體管理單元（memory management unit, mmu）的硬體，它的功能是將虛擬位址轉換為實體地址。mmu需要借助存放在記憶體中的頁表動態翻譯虛擬位址，該頁表由作業系統管理。
訪問區域性性分為時間區域性性和空間區域性性，它們的概念如下：
時間區域性性：一旦一條指令被執行，則在不久的將來它可能再次被執行。
空間區域性性：一旦乙個儲存單元被訪問，那麼它附近的儲存單元也很快被訪問。
要學習定址方式，必須先了解一下指令格式：為了方便各種資料定址方式，在指令字中設乙個字段，用來指明這個指令術語哪種定址方式。指令格式如下：
操作碼op
定址特徵
形式位址a
即定址方式
即偏移量
操作碼的位數決定了指令的條數，定址特徵和形式位址a共同決定了可定址的範圍。
下面介紹幾種重要的定址方式：
相對定址：pc的內容為基位址，以指令中形式位址a的位址為偏移量確定有效位址，便於程式浮動。廣泛應用於指令轉移。有效位址ea=(pc)+a，訪存次數為1。
變址定址：在變址操作時，將計算機指令中的形式位址a與變址暫存器ix中的位址相加，得到有效位址，指令提供陣列首位址，由變址暫存器ix來定位資料中的各元素。所以它最適合按下標順序訪問一維陣列元素。有效位址ea=(ix)+a，訪存次數為1。
基址定址：基址暫存器br的內容加上形式位址a形成有效位址，便於程式浮動。br的內容由作業系統確定，在程式執行中，其內容不變（作為基址位址），形式內容a可變（作為偏移量），有利於多道程式設計。有效位址ea=(br)+a，訪存次數為1。
cpu中的暫存器分為使用者可見於使用者不可見兩大類：
分類暫存器
功能使用者可見
通用暫存器
存放運算元和位址資訊；作為基址暫存器、變址暫存器等
使用者可見
程式狀態字暫存器（pswr）
保留由邏輯運算指令或測試指令的結果建立的各種狀態資訊
使用者可見
程式計數器（pc）
使用者可見
累加暫存器（acc）
暫時存放alu運算的結果資訊，用於實現加法運算
使用者不可見
指令暫存器（ir）
儲存當前正在執行的的那條指令
使用者不可見
暫存暫存器（dr）
暫存從主存讀來的資料
使用者不可見
儲存器位址暫存器（mar）
存放所要訪問的主存單元的位址
使用者不可見
粗初起資料暫存器（mdr）
存放向主存寫入的資訊或從主存中讀出的資訊
指令週期是指從取指令、分析取數到執行完該指令所需的全部時間。指令週期通常包含若干個機器週期，每個機器週期完成乙個基本操作。乙個機器週期又包含若干個時鐘週期（也稱為「節拍」，它是cpu操作最基本的單位）。
乙個完整的指令週期經過：曲直軸器、間址週期、執行週期、中斷週期。這4個週期都可能有cpu訪存，只是目的不同。取指週期是為了取指令，間址週期是為了取有效位址，執行週期是為了取運算元，中斷週期是為了儲存程式斷點。
i/o埠又稱i/o介面，是cpu與裝置之間的交接面。由於主機和i/o裝置的工作方式和工作速度有很大差異，i/o埠就應運而生。在執行一條指令時，cpu使用位址匯流排選擇所請求的i/o埠，使用資料匯流排在cpu通用暫存器和i/o埠之間傳輸資料。
五階段流水線可分為取值（if）、解碼/取數（id）、執行（exc）、儲存器讀（mem）、寫會（write back）。數字系統中，各個子系統通過資料匯流排連線形成的資料傳送路徑稱為資料通路，這條由組合邏輯電路和時序邏輯電路組合而成的通路包括了程式計數器（pc）、算術邏輯運算部件（alu）、通用暫存器組、取指部件等，注意其中不包括控制部件。
超標量是指在cpu中有一條以上的流水線，並且每個時鐘週期內可以完成一條以上的指令，其實質是以空間換時間。它不影響流水線功能段的處理時間（即並不會縮短或者增長流水線功能段的處理時間）。超標量流水線相對於普通流水線技術的優點是能在乙個時鐘週期內同時發射多條指令，能結合動態排程技術提高指令執行並行性。
多匯流排結構用速率高的匯流排連線高速裝置，用速率低的匯流排連線低速裝置。一般來說，cpu是計算機的核心，是計算機中速度最快的裝置之一，所以靠近cpu的匯流排速度較快。
在匯流排中，突發傳送（也稱為資料突發，在短時間內進行非常高頻寬的資料傳輸）方式把多個資料單元作為乙個獨立傳輸處理，從而最大化裝置的吞吐量。現實中一般支援用突發床送房是的匯流排提高儲存器的讀寫效率，所以一般來說儲存器匯流排可以支援突發傳送方式。
多匯流排系統中的匯流排之間通過橋接器相連線，橋接器起著流量交換的作用。
pci-express匯流排都採用序列資料報傳輸資料（即使用序列傳輸方式），目前的主流pc都配備較好的ssd，擁有極高的io速率，一般都需要使用pci-express匯流排等方式來支援資料的傳輸。因為並行資料傳輸會在cpu頻率提公升的情況下出現較大的資訊干擾以降低傳輸效率，所以目前主流傳輸方式為序列傳輸。
主儲存器（mm）用ram和rom實現（記憶體），它在cpu外，與cpu通過主線連線，儲存指令和資料。控制儲存器（cs）是cpu內部的乙個暫存器，儲存實現指令系統的所有微指令，用rom實現，只可讀不可寫。mm按照位址訪問，cs按照微指令的位址訪問。
程式執行時間 = （指令數目*cpi）/ 主頻；
文中如有錯誤或不足還望指出，十分感謝。——keep250
wikipedia
***uart中：起始位，停止位，就校驗位，資料位，資料位的位數，波特率，資料通訊的介面定義
三種cache寫入方式原理簡介
計算機組成與設計（二）
虛擬記憶體的那點事兒
王道《2023年計算機專業基礎綜合考試真題思路分析》
計算機組成原理cu 計算機組成原理 計算機概論
現代計算機樣式千奇百怪，常見的有我們的筆記本，台式電腦，也有各種伺服器 手機 攝像頭等都屬於計算機範疇。計算機包含我們看得見摸得著的計算機實體，稱為計算機硬體，如cpu 記憶體 各種掛接裝置等 還有我們看不見摸不著的軟體，它支援著硬體按照我們的預想在操作，包括系統軟體和應用軟體 計算機硬體樣式千奇百...
計算機組成原理
1計算機系統概論 1.1 計算機簡介 計算機由 硬體 和 軟體 組成。硬體 是看得見摸得著的各種電子元器件，各類光，電，機裝置的實物組成，如主機，外設等等。軟體 是看不見摸不著，由人們事先編製成具有各類特殊功能的資訊組成。計算機的三層結構 高階語言 組合語言 機器語言 微指令系統。計算機組成與計算機...
計算機組成原理
1.加法器是如何計算不同型別變數的加法的 分析 加法器的功能就是計算而已，其有兩個輸入端，當兩個輸入端都有資料時，其就進行計算並將結果輸出。輸入到加法器的兩端的資料格式是統一的 可能都是有符號的補碼形式 這就是說，各種型別的變數相加，這些變數在進入加法器輸入端之前，程式都會根據其型別將其轉換為輸入端...