我現在得出了乙個結論，我們中的絕大多數人對未來科技走向毫無頭緒。我們只是忙著推動科技進步，甚至連方向是否正確都不清楚。豐富的旅行經驗告訴我們乙個常識，長途旅行必須理清兩個問題：
1. 我現在哪兒？
2. 我要去哪兒？
科技領域同理，我們需要弄清楚自己是不是正朝著正確的方向前進。所以我請ti的一些高階技術人員思索2023年ic科技尖端的水平會發展到何種程度。你也許會說我們得有十倍於雙2.0的視力才能看清2023年的情況。
下面是我對這一主題的初步感想。
處理單元(processing element, pe)將變成單時鐘域。多年來我們相信摩爾定律將帶來越來越快的時鐘頻率，現在終於發現時鐘頻率並非我們的朋友。事實上我們早在15年前就該意識到這個問題。不過隨著技術的進步，處理單元將變得足以讓cpu在乙個時鐘週期內完成所有與資源的通訊。
系統將由多個處理單元構成。嵌入式系統由很多異構處理單元構成，每個處理單元都是乙個「單時鐘域」處理器，處理單元的布局將類似現在的fpga。
我們將發揮三維空間的優勢。通過堆疊封裝技術進行整合將會像片上系統一樣平常。
開發者都將用高階語言程式設計。開發環境可以掌控系統的所有資源，包括微處理器、dsp、加速器、外設、模擬訊號處理器、模擬外設、rf無線射頻等等。
ic設計將由更小的團隊（5-10名設計師）完成，硬體設計及所需時間更短（6-12個月）。復用（reuse）將會成為常態。我來解釋一下復用的兩種定義：
1. 我的設計工作完成的很出色，其他人以後都用它。
2. 我沒時間重複設計，所以需要找到足夠相近的設計以保證按時完成任務。
不幸的是現在第一種定義更為常用。小設計團隊加上更緊張的時間限制迫使我們採用第二種定義，現在已經有公司這麼做了。
大部分創新將在硬體基礎之上的軟體內完成，硬體將成為創新設計人員實現構想的平台的組成部分。
這是我對2023年的初步看法，雖然**未來主要依靠想象力。不過dsp顯示出一些強烈的趨勢，我認為未來幾年的發展是可**的。
2023年：多核
已經上市。隨著片上系統體系結構越來越多地被採用，單核cpu裝置將越來越少。
2023年：片上網路
（network-on-chip,noc）到來。片上網路是一種高效能裝置，通過分組點對點非同步高速通訊通道連線處理單元。
2010-2023年：元件式軟體
。乙個裝置上的核心數量仍然有限，「元件開發者」開發單獨的軟體元件用於單個計算集群單元，然後再組裝為乙個多核系統。基於該原則的開發工具提公升了穩定性，因為軟體通訊體系結構（sca，用於sdr，軟體定義無線電驅動了硬體通過中介軟體實現虛擬化。
2015-2023年：單程式多資料
(single program multiple data, spmd)。核心數量達到32個以後，元件式方法將逐漸失效，繼而轉向高效能計算(high-performance computing , hpc)中所採用的spmd。嵌入式軟體社群負責開發spmd方式，讓程式在編譯後同時執行於多個核心。最初需要通訊流（communication flow）的明確解釋，現在選派（pragmas）被引入激發演算法的天然的並行優勢，以深挖多核裝置的潛能。
2015：fpga的終結
。這將是可程式設計性發展史的里程碑。相比組成fpga的alu/lut分布式結構，小型多核cpu在顯著降低功耗的同時，為複雜演算法和通訊模式提供了更豐富的對映選項。
2020：cpu消失
。功能在多cpu上的分散處理急劇簡化了每個cpu的矽成本，而基於硬體的作業系統支援可以高效管理片上網路傳輸。程式設計師無需留意cpu間通訊，可以在不知曉具體有哪些獨立執行單元參與的情況下進行開發、debug。程式設計更關注總體資料流而不是獨立的部分。
2023年的產品品種和2023年相比不會有太大變化。2023年，嵌入式dsp仍將是各種cpu和加速器的多樣化組合。即便程式設計師在程式設計時不再留意各裝置的差異，有些裝置在執行特定任務時表現更好這一現象未來不會改變。
因為片上系統的價值很大程度上建立在外圍裝置的悉心挑選之上，cpu和dsp製造商的差異體現在各種ip模組組合與連線方式。最後，開發工具品質和應用軟體支援將決定誰能成為第一流廠商。
**：
X86處理器架構
包含有暫存器 算術邏輯單元 控制單元 時鐘位址 資料 控制匯流排1 將想要讀讀取的值的位址放在位址匯流排上。2 設定處理器rd 讀取 引腳 改變rd的值 3 等待乙個時鐘週期給儲存器晶元進行響應。4 將資料從資料匯流排複製到目標運算元。1 cpu從被稱為指令佇列的記憶體區域取得指令，之後立即增加指令...
8086 8088 處理器結構
8088共有8個通用暫存器，1個標誌暫存器 4個段暫存器和1個指令指標暫存器。一 通用暫存器 資料暫存器 共ax bx cx dx四個，每個暫存器即可作為16位暫存器，又可拆分為兩個8位暫存器，此時記為ah al bh bl等。ax ah al 累加器accumulator bx bh bl 基址暫...
4 處理器排程
4.1 cpu排程的相關概念 cpu排程 按照一定的排程演算法從就緒佇列中選擇乙個程序，把cpu的使用權交給被選中的程序，其任務就是控制 協調程序對cpu的競爭。如果沒有就緒程序，系統會安排乙個系統空閒程序或idle程序。cpu排程所面臨的場景 系統中有n個程序，等待上cpu執行，而有m個cpu，m...