Xilinx HLS流程步驟總結

目前使用的是vivado 2019.1和2019.2版本，程式語言是c，使用目的是影象演算法生成ip核。(如果要在system generator裡使用的，最後的步驟可以忽略。)

hls總共分為四個階段：

c**優化綜合 (先優化後綜合）

c/rtl聯合**

生成ip核

在vivado hls的軟體介面上，每個階段生成的結果在相應的資料夾裡都能找到：

注意：這裡的測試檔案必須手動載入到軟體中，若只是放在工程資料夾裡面的話，在tb裡面讀入是乙個空檔案。例如上圖里的測試檔案input.txt和tb檔案test.cpp，若只將input.txt放在資料夾，而不在軟體介面裡新增，test.cpp對其進行的讀操作是無效的。

根據需求將函式，陣列，頂層形參，迴圈優化以後就進行綜合步驟。

設定頂層函式

視窗裡會列出所有函式名稱，將頂層函式的名稱輸入進去:

根據需求將函式，陣列，頂層形參，迴圈優化。優化是乙個比較複雜的過程，此文是講流程，所以這裡不做展開。

綜合以後如何看到已經綜合成功了？？

這一步先進行c**，再進行rtl**。優化的內容不會影響c**結果，但會影響rtl**結果。如果優化不完善，會導致rtl**卡住，**報告出現警告和錯誤，**結果達不到期望等等一系列錯誤。所以在優化的時候一定要慎重，在rtl**出問題的時候首先檢查優化的內容是否會影響。

一定要把dump trace的選項選all，不然沒有波形。。（其中乙個細節）

聯合**完成後就可以開啟波形檢視器檢視波形了。

理論上綜合通過以後就能夠匯出ip核，但是為了保證ip核的輸出達到期望，需要先看c/rtl聯合**的結果。匯出的ip核資料夾在./solution1/impl/ip路徑下，裡面的zip壓縮檔案就是ip核，在vivado裡面使用的時候匯入這個壓縮檔案就可以新增ip核了。

另外，也可以在視窗裡編輯版本號和ip名稱。修改版本號以後，在vivado裡更新ip核路徑，軟體會自動檢測更高版本，可以直接更新。

總結：做hls需要有一定的硬體思維或者hdl基礎，否則入門會有點困難。將hls的流程跑通以後，在vivado裡使用ip核就能大大提高效率。剩下的就是優化約束的工作，怎麼優化才能將資源降低並不影響正常功能，這個需要不斷積累經驗才能慢慢熟練。