現在常用的電平標準有ttl、cmos、lvttl、lvcmos、ecl、pecl、lvpecl、rs232、rs485等，還有一些速度比較高的 lvds、gtl、pgtl、cml、hstl、sstl等。下面簡單介紹一下各自的供電電源、電平標準以及使用注意事項。
ttl全名：transistor-transistor logic 三極體結構。
vcc：5v；voh>=2.4v；vol<=0.5v；vih>=2v；vil<=0.8v。
因為2.4v與5v之間還有很大空閒，對改善雜訊容限並沒什麼好處，又會白白增大系統功耗，還會影響速度。所以後來就把一部分「砍」掉了。也就是後面的lvttl。
lvttl
又分3.3v、2.5v以及更低電壓的lvttl(low voltage ttl)。
3.3v lvttl： vcc：3.3v；voh>=2.4v；vol<=0.4v；vih>=2v；vil<=0.8v。
2.5v lvttl： vcc：2.5v；voh>=2.0v；vol<=0.2v；vih>=1.7v；vil<=0.7v。
更低的lvttl不常用就先不講了。多用在處理器等高速晶元，使用時檢視晶元手冊就ok了。
ttl使用注意
ttl電平一般過衝都會比較嚴重，可能在始端串22歐或33歐電阻； ttl電平輸入腳懸空時是內部認為是高電平。要下拉的話應用1k以下電阻下拉。ttl輸出不能驅動cmos輸入。
cmos
全名：complementary metal oxide semiconductor（ pmos+nmos）
vcc：5v；voh>=4.45v；vol<=0.5v；vih>=3.5v；vil<=1.5v。
相對ttl有了更大的雜訊容限，輸入阻抗遠大於ttl輸入阻抗。
lvcmos
對應3.3v lvttl，出現了lvcmos，可以與3.3v的lvttl直接相互驅動。
3.3v lvcmos：
vcc：3.3v；voh>=3.2v；vol<=0.1v；vih>=2.0v；vil<=0.7v。
2.5v lvcmos：
vcc：2.5v；voh>=2v；vol<=0.1v；vih>=1.7v；vil<=0.7v。
cmos使用注意
cmos結構內部寄生有可控矽結構，當輸入或輸入管腳高於vcc一定值(比如一些晶元是0.7v)時，電流足夠大的話，可能引起閂鎖效應，導致晶元的燒毀。
lvds
全名：low voltage differential signaling
差分對輸入輸出，內部有乙個恆流源3.5-4ma，在差分線上改變方向來表示0和1。通過外部的100歐匹配電阻(並在差分線上靠近接收端)轉換為±350mv的差分電平。
lvds使用注意
可以達到600m以上，pcb要求較高，差分線要求嚴格等長，差最好不超過10mil(0.25mm)。100歐電阻離接收端距離不能超過500mil，最好控制在300mil以內。
ecl全名：emitter coupled logic 發射極耦合邏輯電路(差分結構)
vcc=0v；vee：-5.2v；voh=-0.88v；vol=-1.72v；vih=-1.24v；vil=-1.36v。
速度快，驅動能力強，雜訊小，很容易達到幾百m的應用。但是功耗大，需要負電源。為簡化電源，出現了pecl(ecl結構，改用正電壓供電)和lvpecl。
pecl
全名：pseudo/positive ecl
vcc=5v；voh=4.12v；vol=3.28v；vih=3.78v；vil=3.64v
lvpelc
全名：low voltage pecl
vcc=3.3v；voh=2.42v；vol=1.58v；vih=2.06v；vil=1.94v
ecl、pecl、lvpecl使用注意
不同電平不能直接驅動。中間可用交流耦合、電阻網路或專用晶元進行轉換。以上三種均為射隨輸出結構，必須有電阻拉到乙個直流偏置電壓。(如多用於時鐘的lvpecl：直流匹配時用130歐上拉，同時用82歐下拉；交流匹配時用82歐上拉，同時用130歐下拉。但兩種方式工作後直流電平都在1.95v左右。) 前面的電平標準擺幅都比較大，為降低電磁輻射，同時提高開關速度又推出lvds電平標準。
下面的電平用的可能不是很多，篇幅關係，只簡單做一下介紹。
cml是內部做好匹配的一種電路，不需再進行匹配。三極體結構，也是差分線，速度能達到3g以上。只能點對點傳輸。
gtl類似cmos的一種結構，輸入為比較器結構，比較器一端接參考電平，另一端接輸入訊號。1.2v電源供電。
vcc=1.2v；voh>=1.1v；vol<=0.4v；vih>=0.85v；vil<=0.75v
pgtl/gtl+：
vcc=1.5v；voh>=1.4v；vol<=0.46v；vih>=1.2v；vil<=0.8v
hstl
主要用於qdr儲存器的一種電平標準：一般有v?ccio=1.8v和v??ccio=1.5v。和上面的gtl相似，輸入為輸入為比較器結構，比較器一端接參考電平(vccio/2)，另一端接輸入訊號。對參考電平要求比較高(1%精度)。
sstl
主要用於ddr儲存器。和hstl基本相同。hstl和sstl大多用在300m以下。
sstl介面標準也是jedec所認可的標準之一。該標準專門針對高速記憶體(特別是sdram)介面。sstl規定了開關特點和特殊的端接方案，它可獲得高達200mhz的工作頻率。sstl_3是3.3v標準；sstl_2是2.5v標準。針對這兩個標準，jedec根據輸出緩衝器的特點定義出多個不同的等級。sstl_2/3 i/o標準的主要應用是與sdram介面。高階伺服器、膝上計算機以及各種網路產品，如atm交換機、ip路由器/交換機和幀中繼介面等，均需要使用板上sdram。當使用的是高速sdram時，就可選擇sstl介面標準。
rs232和rs485
rs232採用±12-15v供電，我們電腦後面的串列埠即為rs232標準。+12v表示0，-12v表示1。可以用max3232等專用晶元轉換，也可以用兩個三極體加一些外圍電路進行反相和電壓匹配。rs485是一種差分結構，相對rs232有更高的抗干擾能力。傳輸距離可以達到上千公尺。
常用電平標準
現在常用的電平標準有ttl cmos lvttl lvcmos ecl pecl lvpecl rs232 rs485等，還有一些速度 比較高的lvds gtl pgtl cml hstl sstl等。下面簡單介紹一下各自的供電電源 電平標準以及使用 注意事項。vcc 5v voh 2.4v vol...
常用電平轉換 常用電平轉換模組，終於不暈啦！
其中ch340 pl2303等晶元是直接將usb訊號轉換為ttl電平或者ttl電平轉換為usb訊號，而max232等晶元是將ttl轉換為rs232訊號或者將rs232訊號轉換為ttl.max232 外圍電路簡單，但是占用pcb面積大，不美觀 pl2303 水貨多不穩定，外圍電路複雜，成本低 ch34...
常用邏輯電平標準
下面總結一下各電平標準。和新手以及有需要的人共享一下 現在常用的電平標準有ttl cmos lvttl lvcmos ecl pecl lvpecl rs232 rs485等，還有一些速度比較高的 lvds gtl pgtl cml hstl sstl等。下面簡單介紹一下各自的供電電源 電平標準以及...