①供6組選手參賽，編號分別為1--6，按鈕的編號與選手編號相對應。
②主持人控制開關可用來控制系統的清零和開始。按下"開始"鍵時，進入正常工作。
③具有資料鎖存和顯示的功能。若有選手搶答，搶答電路和定時電路停止工作，禁止其它選手搶答，同時顯示該選手編號和搶答時刻時間。
④定時搶答:一次搶答時間設定為30s，"開始"後電路依次遞減並顯示。附加功能：搶答時間可調節。
char time = 30; /* 搶答時間 */
uint tt, t1; /* t0,t1定時器定一秒時 */
bit flag, s_flag = 1, b_flag, fall_flag; /* 標誌位 */
bit k_startcountflag, k_timecountflag; /* 時間調整標誌位 */
sbit k0 = p3 ^ 0;
sbit beep = p3 ^ 7; /* 蜂鳴器 */
sbit rled = p3 ^ 1; /* 指示燈 */
sbit k1 = p1 ^ 0;
sbit k2 = p1 ^ 1;
sbit k3 = p1 ^ 2;
sbit k4 = p1 ^ 3;
sbit k5 = p1 ^ 4;
sbit k6 = p1 ^ 5;
sbit k7 = p1 ^ 6;
sbit k8 = p1 ^ 7;
sbit de = p0 ^ 7;
sbit k_startcount = p3 ^ 3; /* 開始搶答時間調整鍵 */
sbit k_timecount = p3 ^ 2; /* 清零 */
智力競賽搶答器 Verilog HDL 建模
設計題目 智力競賽搶答器 verilog hdl 建模 設計要求 1 5 組參賽者進行搶答 2 當搶先者按下按鈕時，搶答器能準確判斷，並以聲 光標誌 模擬 要求聲響 光亮時間為 3s 後自動結束 3 搶答器應具有互鎖功能，某組搶答後能自動封鎖其他各組進行搶答 4 具有限時功能，分 5s 10s 15...
智力競賽搶答器的設計與除錯
一 實驗目的 1 了解乙個數字系統的基本組成及它的控制電路的設計。2 熟悉整合晶元的綜合應用和pld的應用與特點。3 學習用實驗的方法來完善理論設計以及用實驗的方法確定某些電路引數。4 繼續掌握逐級分部的除錯方法。二 設計要求 搶答器應具有數碼鎖存 顯示功能，搶答組數分為7組，即序號1 2 3 4 ...
基於微控制器智慧型四路搶答器控制電路設計（畢業設計）
基於51微控制器為核心控制項,設計乙個簡易的搶答器。該四路搶答器由發光二極體 數碼管 蜂鳴器等構成。利用了51微控制器的按鍵復位電路 時鐘電路 定時 中斷等電路，設計的搶答器具有實時顯示搶答選手的號碼的特點，而且可以限時回答問題，還有復位電路，使其再開始新的一輪的答題和比賽，同時還利用c語言程式設計...