rtl設計 （linux用**im,還有乙個emac，這兩個不清楚。我用的notepad++）
功能**（也叫行為**）（modelsim,vcs,nc-verilog）
綜合對映(designcompile也叫dc)
綜合後**（也叫後仿，還沒有玩過）
布局佈線
時序收斂(時序分析的工具：primetime（pt）pt，timequest分析器）
1.專欄-fpga學習總結-b_aking
2.專欄-基礎知識及設計技巧總結-沒落騎士（參考其中筆面試不定時更新篇）
3.專欄-ic/fpga筆試面試基礎知識-李銳博恩 (這個專欄裡知識點比較詳細)
4.專欄-求職/工作-ascend（主要是面試，很久以前了）
5.專欄-數字ic筆試面試必考-新芯時代
6.專欄-fpga-肉娃娃
FPGA工程師筆試面試題（二）
1 ic設計中同步復位與非同步復位的區別 同步復位在時鐘沿才復位訊號，完成復位動作。非同步復位不管時鐘，只要復位訊號滿足條件，就完成復位動作。非同步復位對復位訊號要求比較高，不能有毛刺，如果其與時鐘關係不確定，也可能出現亞穩態。2 moore 與 mealy狀態機的特徵 兩種典型的狀態機是摩爾 mo...
FPGA 工程師的要求
1.verilog語言及其於硬體電路之間的關係。2.器件結構 最好熟練掌握spartan3，vertix4系列的器件結構，及其資源於verilog行為描述方法的關係。3.開發工具 熟練掌握synplify,quartus，ise,modelsim 4.數位電路 組合電路，觸發器，特別是d觸發器構成分...
4個FPGA工程師面試題目
fpga與cpld內部結構區別？cpld 以altramax7000這種pld為例，可分為三塊結構 巨集單元 marocell 可程式設計連線 pia 和i o控制塊。巨集單元是pld的基本結構，由它來實現基本的邏輯功能。可程式設計連線負責訊號傳遞，連線所有的巨集單元。i o控制塊負責輸入輸出的電氣...