李亮輝++李青平
摘 要：基於使用需求，介紹了一款頻率合成的設計，闡述了頻率合成器的設計過程和部分需要考慮的問題，同時，提供了一種頻率合成的實現方案。該方案不僅形式簡單，易於實現，而且可以在幾十兆赫至15 ghz之間的任意頻段內工作，具有廣泛的應用性。
中圖分類號：tn74 文獻標識碼：a doi：10.15913/j.cnki.kjycx.2016.14.067
某專案的頻率合成器要求所產生的頻率範圍為6 000～9 200 mhz，頻率步進為10 mhz的訊號。本設計充分利用鎖相環技術和dds技術的特點，有效地解決了系統對頻率合成器的相位雜訊、雜散、頻率步進提出的要求。它具有廣闊的應用前景。
1 方案選擇
技術指標要求：輸出頻率範圍為6 000～9 200 mhz，頻率最小步進為10 mhz，輸出相位雜訊小於等於-98 dbc/hz(@±10 khz)，小於等於-98 dbc/hz(@±100 khz)，輸出雜散抑制65 dbc，輸出8路，功率小於15 w。
目前，頻率合成主要有3種方法，即直接模擬合成、鎖相環合成法和直接數字合成法。表1為常規鎖相晶元的對比，其中，hmc702、hmc703都內建了÷2分頻器。
為了便於控制和擴充套件，再加上相噪指標的需要，被驅動環(輸出環)最終選定了hittite公司的hmc698作為鎖相電路。要想實現高達9.2 ghz的工作頻率，必須在反饋迴路增加÷2的前置分頻器。最終選定的頻率綜合器的實施方案如圖1所示。
在具體工作中，將hmc830作為參考環，輸出環主要由hmc698、adf5000和6 000～9 200 mhz的vco構成。輸出環vco的輸出訊號經過放大分路後輸出八路訊號。
2 指標分析
2.1 輸出環相噪指標分析
根據雜訊功率疊加理論得到表1所示的最終結果。因此，可確定頻率綜合器最終的輸出訊號相噪約為-97 dbc/hz@1 khz，-101 dbc/hz@10 khz，-103 dbc/hz@100 khz。相噪指標能夠滿足指標的要求。
2.2 輸出環雜散分析
由於fout=20fpll，其中，fpll為hmc830的輸出頻率。依據設計需要，可以得到：fpll=300～460 mhz，即fpll的步進為0.5 mhz，歸至hmc830的1 500～3 000 mhz處的步進為2 mhz(輸出分頻比為4時)或4 mhz(輸出分頻比為8時)。依據此步進和所用環路頻寬(90 khz)，最終輸出雜散達到65 db沒有問題。
3 測試結果和分析
實際測試結果如表2所示。
4 結束語
本方案易於頻率的擴充套件，只需更換輸出環的vco、微調輸出環的環參就可以製成從幾十兆赫到15 ghz之間不同工作頻率段、不同頻率步進的綜合器。它們具有良好的應用性。
參考文獻
[1]楊新功，宋慶輝.超寬頻低相位雜訊頻率合成器的實現[j].無線電通訊技術，2006(3)：39-41.
[2]舒燕，李青平，柳星普.低雜散低相噪頻率合成器的設計[j].計算機與網路，2009(15)：48-51.