上文晶元設計之cdc非同步電路(一)對比講述了非同步電路在前**中的行為與實際晶元的行為區別，本文繼續講幾種常用的非同步電路處理。
（一）單bit訊號同步器
最經典的2dff 1-bit同步器如下，下圖結構通常用於單bit控制訊號的非同步處理：
絕大數情況下，當第乙個暫存器r1進入亞穩態後，在第二級暫存器r2取樣r1的輸出前，r1的輸出已經能穩定在0或1。
注意：偏執狂的ic designer肯定會問，第一級暫存器r1的行為到底是啥樣子的？由於cdc_s訊號是tx clock domain，而r1暫存器的採用時鐘是rx clock domain，當rx clock取樣時，若cdc_s正好跳變(不滿足setup/hold)，那麼就會出現如下兩種情況，而前**是無法**出下圖2種行為的(具體見晶元設計之cdc非同步電路(一)一文)。
（二
）dmux同步器
兩級暫存器（先進工藝要求**）的同步器通常用於控制訊號的非同步處理，但是data bus的非同步處理呢？我們可以採用dmux結構。
注意：（三
）
握手處理
源時鐘域先將資料傳送到匯流排上，並給出乙個valid訊號，而目標時鐘域同步valid訊號後，若valid訊號為高電平則取樣匯流排資料，並返回乙個ready訊號給源時鐘域。源時鐘域再次同步該ready訊號，若ready訊號為高，則代表一次握手成功，資料傳輸完畢，開始進行下一次資料傳輸。
採用握手機制可以保證非同步multi-bit資料傳輸不出現錯誤，但由於需要等待握手的完成再傳輸資料，因此傳輸效率較低。
（四）
非同步fifo
老生常談的非同步fifo，其本質是採用格雷碼，在位址連續的情況下，其對應格雷碼每個週期只變化1bit，因此可以直接非同步取樣。
注意：
晶元設計之CDC非同步電路 三
晶元設計之cdc非同步電路 二 晶元設計之cdc非同步電路 一 上面兩篇簡單總結了非同步電路設計，下面接著介紹gray碼轉換。格雷碼的特點就是任意兩個相鄰碼只有一位元不同。我們接下來介紹二進位製碼 格雷碼的轉換原理 不同 實現風格比較。一 二進位製碼 格雷碼 二進位製碼的最高位作為格雷碼的最高位 二...
電路設計 物聯網晶元資訊 GPRS
物聯網體系包含三部分 手機端，雲端，單車端 產品終端 gsm，gps，藍芽。共享單車 小藍車，bluegogo 聯發科技 mt2503 可穿戴裝置設計的晶元，單核設計，頻率260 mhz。支援藍芽3.0，整合2g數據機。其最大特色在於支援gps和北斗多重衛星定位系統，具有全球衛星導航系統 gnss ...
復位電路設計 非同步復位 同步釋放
以下內容摘自正點原子的 邏輯設計開發指南 復位電路是數字邏輯設計中非常常用的電路，不管是 fpga 還是 asic 設計，都會涉及到復位，一般 fpga或者 asic 的復位需要我們自己設計復位方案。復位指的是將暫存器恢復到預設值。一般復位功能包括同步復位和非同步復位。復位一般由硬體開關觸發引起，也...