注：現在的計算機mar、mdr通常整合在cpu內部。儲存晶元內只需乙個普通的暫存器(暫存輸入、輸出資料即可)。
當資料匯流排寬度大於儲存晶元字長時，就需要進行位擴充套件。例如，很多晶元的儲存字長是8位，但是資料匯流排是64位，也就是說cpu一次可以讀取64位資料，因此需要進行位擴充套件，讓cpu和儲存晶元匹配。
字擴充套件增加儲存器中字的數量(儲存單元的數量)，而位數不變。
由於片選訊號設定的不同，字擴充套件法可以分為線選法和解碼片選法。
注：①cs非時，要畫乙個圓。準確來說，只要是低電平有效就都要畫乙個圓圈。
②在考試中，會將a13和a15作為片選線。這時a14的值不會影響到片選。所以對於每個8k的儲存晶元。會有16k個(a14為0時和a14為1時兩個8k)位址與之對應。這樣是非法的，會導致混亂。
解碼器有兩種輸出，一種是輸出高電平有效，即有效位為1，無效位為0；另一種是低電平有效，有效位為0，無效位為1。而這兩種解碼器分別對應儲存晶元的cs和片選訊號。注意對應配套關係！
有乙個使能端en，類似於片選訊號cs，當en有效時才允許解碼器工作。
多個使能端
cpu可以利用解碼器的使能端來控制片選訊號的生效時間。cpu中除了位址資料端和讀寫端還有乙個很重要的訪存控制信「mreq非」(memory request)
cpu首先通過位址線送出位址訊號，包括儲存位址訊號和片選訊號，位址資訊通過電訊號輸送，當cpu剛開始輸出這些電訊號時，可能不穩定，此時不能立即訪問儲存晶元，必須等到電訊號穩定後，再發「mreq非」訊號讓解碼器的使能端en生效，解碼器開始工作，cs選中對應訪問的儲存晶元。
這就可以保證當某乙個晶元被選中時，位址訊號一定是穩定的。
主存與CPU的連線 連線原理和片選方式
主儲存器通過資料匯流排 位址匯流排和控制匯流排與cpu連線 資料匯流排的位數與工作頻率的乘積正比於資料傳輸率 位址匯流排的位數決定了可定址的最大記憶體空間 控制匯流排 讀 寫 指出匯流排週期的型別和本次輸入 輸出操作完成的時刻 合理選擇儲存晶元 通常選用rom存放系統程式 標準子程式和各類常數 ra...
儲存器與CPU的連線
din和 dout 引腳連起來，再和cpu的一根資料線相連。6 位址線的連線及儲存晶元片選訊號的產生 乙個儲存器系統通常需要若干個儲存晶元。為了能正確實現定址，一般的做法是，將cpu或系統的一部分位址線 通常是低位位址線，位數取決於儲存晶元的容量 連到所有儲存晶元，以進行片內定址 儲存晶元內均設有位...
主存與cache的位址對映
1.cache是一種高速緩衝儲存器，是為了解決cpu和主存之間速度不匹配而採用的一項重要技術。其原理基於程式執行中具有空間區域性性和時間區域性性特徵。cache是介於cpu和主存之間的小容量儲存器，由高速的sram組成。2.個人感覺需要在這裡提一下的知識。1 儲存單元的編址方式 字編址方式 位元組編...