我們生活在模擬訊號的世界中，但在數字電子裝置中，只有兩種狀態：開或關。使用這兩種狀態，裝置可以編碼，傳輸和控制大量資料。
從廣義上講，邏輯電平描述訊號可以具有的任何特定的離散狀態。在數字電子學中，我們通常將研究限於兩個邏輯狀態：二進位制1和二進位制0。
一、什麼是邏輯電平？
邏輯電平是特定電壓或可以存在訊號的狀態，通常為「0/1」 或 「開/關」 或 「on/off」 或 「low / high」等。
數字電子產品依靠二進位制邏輯來儲存，處理和傳輸資料或資訊，我們通常將數位電路中的兩個狀態稱為「開」或「關」。
訊號的強度通常由其電壓電平來描述，如何定義邏輯0(低)或邏輯1(高)？晶元製造商通常會在其規格中對其進行定義，最常見的標準是ttl或電晶體邏輯。
二、ttl邏輯電平
ttl：transistor-transistor logic，電晶體-電晶體邏輯。
我們使用的大多數系統都依賴於3.3v或5 v ttl電平，一般依靠雙極電晶體構建的電路來實現切換並保持邏輯狀態。
在數位電路中，所謂「門」就是只能實現基本邏輯關係的電路。最基本的邏輯關係是與、或、非，最基本的邏輯門是與門、或門和非門。
邏輯門可以用電阻、電容、二極體、三極體等分立原件構成，成為分立元件門。也可以將閘電路的所有器件及連線導線製作在同一塊半導體基片上，構成整合邏輯閘電路。
ttl有許多閾值電壓電平需要知道，以5v ttl電平為例：
voh：ttl裝置將為high訊號提供的最小輸出電壓電平。
vih：最小輸入電壓電平被視為高電平。
vol：裝置將為low訊號提供的最大輸出電壓電平。
vil：最大輸入電壓電平仍被視為low。
你會發現，最小輸出high電壓(voh)為2.7v。基本上，這意味著驅動high的裝置的輸出電壓將始終至少為2.7v。最小輸入high電壓(v ih)為2 v，或者基本上任何至少2 v的電壓都將作為邏輯1(high)讀入ttl裝置。
你還會發現，乙個裝置的輸出與另一裝置的輸入之間有0.7 v的緩衝，有時稱為雜訊餘量。
最大輸出低電壓(vol)為0.4v，這意味著試圖發出邏輯0的裝置將始終低於0.4v。
最大輸入低電壓(vil)為0.8v。因此，任何讀入器件時，低於0.8 v的輸入訊號仍將被視為邏輯0(low)。
如果電壓在0.8 v和2 v之間，會發生什麼？
答案：該電壓範圍是不確定的，無效狀態，通常稱為浮動狀態。如果裝置上的輸出引腳在該範圍內「浮動」，則無法確定訊號的結果。它可能在high和low之間任意跳動。
三、3.3 v cmos邏輯電平
隨著技術的進步，邏輯電壓越來越低，3.3v，1.8v，甚至1.2v。
目前市面上大部分mcu的電壓都是3.3v，拿stm32來說，基準電壓都是3.3v(當然，支援5v輸入)。
之前寫過一篇《stm32資料手冊中那些重要內容》講過手冊中會指出邏輯電平的電壓。
四、邏輯電平轉換
目前常見的邏輯電平5v和3.3v居多，但如果使用兩種電平訊號進行通訊，有些晶元能相容，就不需要轉換。
但有些晶元不相容，比如：3.3v器件，如果超過3.6v就會永久損壞，此時就需要轉換。
5v 與 3.3v 之間轉換的方式有很多種：三極體電路、光耦電路、整合ic轉換等。
1.三極體
2.光耦
3.整合ic轉換
轉換的方式還有很多，最簡單的電阻分壓也算一種，感興趣的朋友可自行研究。
MCU和模組之間的電平轉換電路
電子工程師在電路設計過程中，經常會碰到處理器mcu的i o電平與模組的i o電平不相同的問題，為了保證兩者的正常通訊，需要進行電平轉換。以下，我們將針對電平轉換電路做出詳細的分析。對於多數mcu，其引腳基本上是cmos結構，因此輸入電壓範圍是 高電平不低於0.7vcc，低電平不高於0.3vcc。但在...
經典的MOS管電平轉換電路
各電路模組間經常會出現電壓域不一致的情況，所以模組間的通訊就要使用電平轉換電路了。上圖是用mos管實現的i2c匯流排電平轉換電路，實現3.3v電壓域與5v電壓域間的雙向通訊。掛在匯流排上的有3.3v的器件，也有5v的器件。簡化來看，留下i2c的一根線來分析就可以了，如下圖。分四種情況 1 當sda1...
MOS管構成的簡易雙向電平轉換電路
下圖是usbdm電路圖的一部分，我們借其分析一下電平轉換過程 假設左邊rst io是5v電平標準，右邊br1端是3.3v電平標準。我們分別對雙高高低電平進行分析 1 左向右高電平轉換 當rst io為高電平5v時，若br1電壓低於vdd bdm 3.3v 則q2導通使br1達到vdd bdm 3.3...