時鐘的時序特性主要分為時鐘延遲（clock latency）、時鐘偏斜（clock skew）和時鐘抖動（clock jitter）。
時鐘延遲是指時鐘訊號從時鐘源輸出埠到達時序單元時鐘輸入埠所需要的傳播時間，如圖所示。
由於ocv（片上工藝偏差，on-chip variation）和pvt（process工藝、voltage電壓、temperature溫度）等因素會不同幅度地影響時鐘輸入的延時不確定性，從而導致整個設計時序的不確定。所以時鐘輸入延時越短，時鐘樹效能越好，這樣可以減少其他外在因素對時鐘樹效能的影響。
非理想情況下，由於時鐘線長度及時鐘樹葉節點負載不同等因素，導致時鐘訊號到達同一時序路徑下的相鄰兩個時序單元時鐘埠的時間並不相同，這種時鐘訊號之間的偏移就是相同時鐘訊號之間的時鐘偏斜，如圖所示。
實際設計中，時鐘訊號到達每乙個時序單元時鐘埠的延時不可能完全相同，時鐘偏斜是肯定存在的，這是時序分析中必須要考慮的因素。靜態時序分析主要分為布局佈線前和布局佈線後兩個階段，兩者的主要區別在於：後者有具體的互連線長度、寬度、訊號分布情況等資訊，所以後者可以更加準確地估計互連線延遲，以及時鐘樹網路的延遲；而前者只能根據設計電路和面積的大小等簡單資訊估計線上延遲和時鐘樹的延遲。
晶元工作過程中通常都是根據系統時鐘脈衝訊號同步工作的，在時鐘電路設計實現中，不同實現單元的速度在不同時刻可能有著大小不一的差別，時鐘訊號可能並不能準確地在理想的訊號邊緣到來之前的瞬間保持在其正確的訊號值上，它保持穩定所需的時間比理想情況有一定的偏移，這種偏移是在同乙個時序單元的時鐘輸入埠上的時鐘偏移。該時鐘偏移主要表現為時鐘抖動，如圖所示。
時鐘抖動是永遠存在的，該時鐘抖動帶來的影響在靜態時序分析中可以通過設定時序裕度值來解決。
STM32時鐘基礎知識
stm32一共有5個時鐘源，分別為外部高速時鐘 hse 內部高速時鐘 hsi 外部低速時鐘 lse 內部低速時鐘 lsi 以及鎖相環時鐘 pll 從時鐘樹可以看出，系統時鐘主要有三個作用，一是為cotex m3核心提供執行時鐘，二是直接或經過分頻後為掛載在各種匯流排上的外設提供時鐘，第三則是以後為r...
c 基礎知識 特性
特性 attribute 是用於在執行時傳遞程式中各種元素 比如類 方法 結構 列舉 元件等 的行為資訊的宣告性標籤。您可以通過使用特性向程式新增宣告性資訊。乙個宣告性標籤是通過放置在它所應用的元素前面的方括號 來描述的。特性 attribute 用於新增元資料，如編譯器指令和注釋 描述 方法 類等...
基礎知識 二
1，較大陣列應該在main函式外宣告，否則可能因為 他作為臨時變數在堆疊段中佔據的空間過大，棧溢位 2，string.h memcpy b,a,sizeof int k a b 複製k個元素 memcpy b,a,sizeof a a b memset a,0,sizeof a 將陣列全部填充為零 ...