可程式設計邏輯器件（pld）是20世紀70年代發展起來的一種新型邏輯器件，是目前數字系統設計的主要硬體基礎。根據可程式設計邏輯器件結構、整合度以及程式設計工藝的不同，它存在以下不同的分類方法。
按結構特點分類
按程式設計工藝分類
按整合度分類
按顆粒度分類
一是基於 「與或」 陣列結構的器件——陣列型；
（如：prom、eprom、eeprm、pal、gal、cpld、epld、epla）
二是基於門陣列結構的器件——單元型；
（如：fpga）
1、可程式設計唯讀儲存器（prom）
2、可擦除的可程式設計唯讀儲存器（eprom）
最早研製成功並投入使用的eprom是用紫外線照射進來擦除的。eprom採用mos型電路結構，其儲存單元通常由疊柵型mos電晶體組成，而疊柵型mos電晶體通常採用增強型場效電晶體結構。
3、電可擦除的可程式設計唯讀儲存器（eeprom）
eeprom（也可寫成e2prom）是一種用電訊號擦除和改寫的可程式設計rom。它不僅可以整體擦除儲存單元內容，還可以逐字擦除和逐字改寫。eeprom的擦除和改寫電流很小，在普通工作電源下即可進行，擦除時也不需要將器件從系統上拆卸下來。
4、可程式設計陣列邏輯（pal）
pla沿用了在生產prom器件中所採用的熔絲式雙極型工藝，具有「與」陣列可程式設計而「或」陣列固定結構，也可以達到很高的工作速度。pla器件與prom相比，陣列規模大大減少，能更靈活地實現各種邏輯功能，而pla器件程式設計簡單、適應性強，可以取代多種常用中小規模電晶體邏輯器件。
5、通用陣列邏輯（gal）
gal是一種電可擦除可重複程式設計的邏輯器件，它具有靈活的可程式設計輸出結構，使得為數不多的集中gal器件幾乎能夠代替所有的pal器件和數百種中小規模的標準器件。而且gal採用先進的eecmos工藝，可以在幾秒鐘內完成對器件的擦除和寫入，並允許反覆改寫。普通的gal器件與pal器件有相同的陣列結構，均採用「與」陣列可程式設計、或陣列固定的結構。
6、複雜可程式設計邏輯器件（cpld）
cpld是在pal、gal等器件的基礎上發展起來的大規模整合可程式設計邏輯器件，與pal、gal等器件相比，cpld的規模比較大，乙個cpld可以替代幾十個甚至數百個通用的ic晶元。雖然不同ic公司生產的cpld機構差異很大，但一般包含可程式設計的邏輯巨集單元（logic macro cell，lmc）、可程式設計的i/o單元、可程式設計的內部連線（programmable interconnect，pi）這三部分。
7、可擦除的可程式設計邏輯器件（epld）
epld結合了大規模積體電路體積小、**低、可靠性高等優點，使用者可以根據需要設計專用電路，以避免**高、周期長等問題。epld器件的延遲時間是可**的，也是固定的。因此在epld器件中的功能模板上實現任何功能都具有同樣的速度。功能模組通過無限制的內部互連在一起，提供了多個可程式設計邏輯結構。而每個功能模組包含9個可程式設計「與」「或」陣列驅動的巨集單元，任意乙個引腳的輸入或巨集單元的輸出都可以連到另乙個巨集單元的輸入，這種無限制的可程式設計互鏈結構保證了epld具有100%的佈線能力。
8、現場可程式設計邏輯陣列（fpla）
現場可程式設計邏輯陣列（fpla）是可程式設計邏輯器件（pld）的一種，它是一種半導體器件，含有可程式設計邏輯元件中所謂的「邏輯塊」和可程式設計互連。邏輯塊通過程式設計來執行基本邏輯門的功能，如「和」「異或」或更複雜的組合功能。在大多數的fpla中，邏輯塊還包括記憶體分子、等級可程式設計互連，滿足邏輯塊要相互關聯的需要。另外，fpla的結構和rom相似，區別在於：首先，rom的與陣列是固定的，而fpla的與陣列是可程式設計的；其次，rom的與陣列輸出是全部最小項，而fpla的與陣列卻可以輸出簡化後的表示式。該系統設計師根據客戶或設計師需求來執行任何邏輯功能，因此命名為「現場可程式設計」。
9、現場可程式設計門陣列（fpga）
fpga是在pal、gal、cpld等可程式設計器件的基礎上進一步發展起來的，它是基於單元型門陣列結構的器件。由於fpga需要被反覆燒寫，所以它實現組合邏輯的基本結構不可能像asic那樣通過固定的與非門來完成，而是只能採用一種易於反覆配置的結構。目前主流的fpga都採用了基於sram工藝的查詢表，也有一些軍用品和宇航級fpga採用flash或熔絲與反熔絲工藝的查詢表結構，通過燒寫檔案改變查詢表內容的方法來實現對fpga的重複配置。
由布林代數理論可知，對於乙個ｎ輸入的邏輯運算，不管是與或非運算，最多隻可能存在2n種結果，所以如果是先將相應的結果存放於乙個儲存單元，就相當於實現了與非門電路的功能。fpga原理也是如此，它通過燒寫檔案去配置查詢表的內容，從而在相同的電路情況下實現了不同的邏輯功能。
1、熔絲（fuse）和反熔絲（antifuse）程式設計器件
為一次性程式設計使用的非易失性原件，程式設計後即使系統斷電，其儲存的程式設計資訊也不會丟失。
2、sram型器件
3、電訊號可擦除的可程式設計唯讀儲存器器件
4、可擦除的可程式設計唯讀儲存器程式設計器件
為易失器件。
1、低密度可程式設計邏輯器件
整合度在1000門以下。早期生產的可程式設計邏輯器件，如prom、pla、pal、gal等，只能完成較小規模的邏輯電路，因此都屬於低密度器件。
2、高密度可程式設計邏輯器件
整合度為1000門以上，目前流行的epld、cpld和fpga等屬於高密度器件，可用於設計大規模數字系統，甚至可以做到片上系統（system on chip,soc ）設計。
1、小顆粒度
如：海門架構。
2、中顆粒度
如：fpga
3、大顆粒度
如：cpld
複雜可程式設計邏輯器件CPLD
cpld主要是由可程式設計邏輯巨集單元 mc，macro cell 圍繞中心的可程式設計互連矩陣單元組成。其中mc結構較複雜，並具有複雜的i o單元互鏈結構，可由使用者根據需要生成特定的電路結構，完成一定的功能。由於cpld內部採用固定長度的金屬線進行各邏輯塊的互連，所以設計的邏輯電路具有時間可 性...
PLC 可程式設計邏輯控制器
可程式設計邏輯控制器 programmable logic controller，簡稱plc 一種具有微處理器的數字電子裝置，用於自動化控制的數字邏輯控制器，可以將控制指令隨時載入儲存器內儲存與執行。可程式設計控制器由內部cpu，指令及資料儲存器 輸入輸出單元 電源模組 數字模擬等單元所模組化組成。...
PLC（可程式設計邏輯控制器）
可程式設計邏輯控制器是種專門為在工業環境下應用而設計的數字運算操作電子系統。它採用一種可程式設計的儲存器，在其內部儲存執行邏輯運算 順序控制 定時 計數和算術運算等操作的指令，通過數字式或模擬式的輸入輸出來控制各種型別的機械裝置或生產過程。一 plc的優缺點 優點 功能強，硬體配套齊全，使用者使用方...