以下錯誤也可能是由於其他錯誤所引起，我寫的只是我遇到的錯誤，所以如果按照下面的方法依舊無法解決，並不一定是我的方法有問題，這時建議尋找其他人的解決經驗。
verilog語言裡需要仔細檢查自己寫的變數名是否上下一致。
對於模組的輸入變數，如果想要將其作為if或case的引數，那麼需要將if或case放到always語句中
3.syntax error near 「£」.
加入了中文符號，比如中文逗號，中文冒號。
4.size mismatch in connection of port . formal port size is 16-bit while actual signal size is 8-bit.
一種情況：網上搜到的說是，n+1位的變數，你用的是第n位的變數
另一種情況：變數名定義時寫的是123456，但是在後面誤寫為12356
另一種情況：總模組all，分模組a，b，c，d，e。
all的output是x1,y1,z1,a的output是x1,y1,z2，同時你在總模組all裡用到了z2，這時它會預設z2為1位，從而產生這個警告。
解決方法：我採用的是將a的輸出z2也作為all的輸出，但是感覺這樣在分模組的輸出較多時比較累贅，暫時還沒有想到別的方法。
5.經過一番修改，原本正確的**波形變成了***xx
原因一：縮短了某些變數的位數，導致判斷錯誤
eg：修改之前使用的是32位變數lmd，if(lmd == 32』hffff ffff)，之後將lmd修改為8位，但是判斷條件沒有修改，這時應該修改為 if(lmd == 8』hff)
6.連線開發板後顯示found 0 core units in the jtag device chain，或者顯示如下，也就是紅框部分是空白：
將總模組中的output轉化為wire
7.bitstream:stanbsbitfile.c:3408:1.57 - incorrect number of bits in
重新執行一次生成二進位制檔案
**：
pl sql程式編寫中遇到的一些問題及解決辦法
1 在 pl sql中，orderby子句中的條件可以使用變數！declare v orderbystrvarchar2 30 v useridvarchar2 30 v usernamevarchar2 30 v gendernumber v rownumnumber typetcurisrefc...
編寫C語言遇到的一些問題5
1.在windows 下 vs2013中除錯帶引數的程式時，在屬性頁 配置屬性 除錯 命令引數中新增除錯需要帶的引數 2.假設我們的工程在my yolov3資料夾下，且程式中有讀文字檔案的操作，假設用debug編譯的，當執行程式時，需要把文字檔案放置在my yolov3 debug資料夾下 當除錯該...
遇到的一些問題心得
一.專案的版本管理。1 gnu 風格的版本號命名格式 主版本號 子版本號 修正版本號 編譯版本號 major version number.minor version number revision number build number 示例 1.2.1,2.0,5.0.0 build 13124...