硬佈線控制與微程式控制的比較
• 實現
微程式控制通過控制儲存器內的**來實現，除錯、修改方便；
硬佈線控制通過組合電路實現，除錯、修改複雜。
• 效能
微程式控制速度較慢；
硬佈線控制速度很快，主要用於高速和risc機器中。
• 程式計數器和中斷控制邏輯
程式計數器的輸入:有四種**。
(1)開機後的reset訊號，將pc置以初始位址；
(2)順序執行指令:由pc+1形成下一條指令位址；
(3)轉移:由alu送來轉移位址(通過alu部件計算有效位址)
(4)外來中斷請求訊號:若cpu響應中斷，則由中斷控制邏輯部件產生中斷入口位址。
為解決cpu和主存之間的速度差距，提高整機的運算速度，在cpu和主存之間插入的由高速電子器件組成的容量不大，但速度很快的儲存器。
訪問速度快，容量小，儲存控制和管理由硬體實現
i/o介面的基本功能
⑴ 實現主機和外圍裝置之間的資料傳送控制。
⑵ 實現資料緩衝，以達到主機同外圍裝置之間的速度匹配。
⑶ 接受主機的命令，提供裝置介面的狀態，並按照主機的命令控制裝置。
i/o裝置資料傳送控制方式
程式直接控制（程式設計i/o）方式
程式中斷傳送（中斷驅動i/o）方式
直接儲存器訪問（dma）方式
i/o通道控制方式
外圍處理機方式
中斷處理過程
1關中斷 2儲存斷點和現場 3判斷中斷源，轉向中斷服務程式
4開中斷 5執行中斷服務程式 6退出中斷。 關中斷，儲存斷點等操作由硬體實現。
裝置暫存器
⑴主存位址暫存器(mar) —該暫存器初始值為主存緩衝區的首位址，在傳送前由程式送入。主存緩衝區位址是連續的。在dma傳送期間，每交換乙個字，由硬體邏輯將其自動加1，而成為下一次資料傳送的主存位址。
⑵外圍裝置位址暫存器(adr) —該暫存器存放i/o裝置的裝置碼，或者表示裝置資訊儲存區的定址資訊，如磁碟資料所在的區號，盤面號和柱面號等。具體內容取決於i/o裝置的資料格式和位址字編址方式。
⑶字數計數器(wc) —該計數器對傳送資料的總字數進行統計，在傳送開始前，由程式將要傳送的一組資料的字數送入wc，以後每傳送乙個字(或位元組)計數器自動減1，當wc內容為零時表示資料已全部傳送完畢。
⑷ 控制與狀態暫存器(csr) —該暫存器用來存放控制字和狀態字。
⑸資料緩衝暫存器(dbr) —該暫存器用來暫存i/o裝置與主存傳送的資料。通常，dma與主存是按字傳送的，dma與裝置之間可能是按位元組或位傳送的，因此dma還可能要包括裝配和拆卸字資訊的硬體，如資料移位緩衝暫存器、位元組計數器等。
⒉ 中斷控制邏輯: dma中斷控制邏輯負責申請cpu對dma進行預處理和後處理。
⒊ dma控制邏輯: 一般包括裝置碼選擇電路，dma優先排隊電路，產生dma請求的線路等，在dma取得匯流排控制權後控制主存和裝置之間的資料傳送。
⒋ dma介面與主機和i/o裝置兩個方向的資料線、位址線和控制訊號線以及有關收發與驅動線路。
計算機組成原理期末複習
1 乙個儲存器的容量為m x n位，若使用l x k為儲存晶元，那麼，這個儲存器共需要m l x n k個儲存器晶元。2 暫存器的定址方式 根據運算元所在的位置，指出其定址方式 運算元在暫存器中，為暫存器定址方式 運算元位址在暫存器中稱為暫存器間接定址方式 運算元在指令中稱為立即數定址 運算元位址在...
計算機組成原理 期末複習
感謝syx，zkk，tn大佬的幫助，僥倖複習完畢 1.cpu由兩部分組成，這兩部分是？運算器 控制器 2.給乙個數字轉換為十六進製制 八進位制 二進位制？略 3.儲存器分為2大類？rom 唯讀儲存器 ram 隨機訪問儲存器 4.當前執行資料必須放在？記憶體5.記憶體單元位址的真正含義？記憶體單元序號...
期末複習 計算機組成原理 計算機的計算單位
速度單位 在物理層面，高低電平記錄資訊，而計算機只識別高低電平，高電平對應就是二進位制中的1字位，低電平對應的就是二進位制中的0字位，0 1即位元位bits 然後因為0和1能夠表示的內容太少了，所以需要更大的容量表示方法 所以就引出了位元組 1byte 8bits 然後因為計算機的發展，位元組單位還...