FPGA 功耗結構設計

1 相對於asic。fpga是耗電器件，不適合超低功耗設計技術。

2 在cmos技術中電路的動態功耗與門和金屬引線的充放電有關，電容消耗電流的一般方程為

i=v* c*f

v 是電壓。對於fpga來說是乙個定值。c 電容與直接被觸發的門的數量以及連線這些門的佈線長度有關。頻率f直接與時鐘頻率相關。所以減少功耗都要以減少c。 f入手。

a 時鐘選通是減小動態功耗的直接手段。可是會引起時序分析困難。時鐘使能觸發器輸入或者全域性時鐘多路選擇器應該取代直接時鐘選通來利用。

在fpga中選通時鐘將帶來新的時鐘域。引起保持衝突。而且這些可能不會被編譯工具優化。例如以下圖所看到的：

假設dl

b 最小化驅動訊號的上公升沿和下降沿能夠減少輸入器件的功耗。

c 不要把fpga的輸入緩衝懸空。

（懸空的引腳被覺得是變化遲緩的輸入端）

d 動態功耗與電壓的平方成正比。因此我們能夠減少fpga的供電電壓減小功耗，

e 雙沿觸發能夠減少頻率從而減小功耗（可是必須有對應的器件才幹夠）

f 採用序列端接沒有穩態電流的消耗。

FPGA 功耗結構設計

1 相對於asic，fpga是耗電器件，不適合超低功耗設計技術。2 在cmos技術中電路的動態功耗與門和金屬引線的充放電有關，電容消耗電流的一般方程為 i v c f v 是電壓，對於fpga來說是乙個定值。c 電容與直接被觸發的門的數量以及連線這些門的佈線長度有關，頻率f直接與時鐘頻率相關。所以降...

高階結構設計

1.軟體設計引論 2.結構化設計 3.物件導向設計 物件導向設計方法的特點 通過對實際問題的分析，從中抽象出物件，再使用程式語言來表現它 物件導向設計方法的過程 識別物件中的子物件，並識別出對於子物件的操作，然後再根據子物件的操作開發出乙個系統 結構化設計和物件導向設計共有特性 1.將乙個系統分解成...

迴圈結構設計

c語言有2種常用的迴圈結構，分別是for迴圈和while迴圈。其中while迴圈使用的頻率相對較多，下面我們先看for迴圈。for迴圈 for 這是乙個死迴圈，何為死迴圈，就是永不停止的迴圈。比如for 分割線 int i for i 0 i 10 i 該語句表示，迴圈列印10次hello worl...