第2章
乙個簡單的uvm驗證平台
2.1 驗證平台的組成
驗證用於找出dut中的bug，這個過程通常是把dut放入乙個驗證平台中來實現的。乙個驗證平台要實現如下基本功能：
驗證平台要模擬dut的各種真實使用情況，這意味著要給dut施加各種激勵，有正常的激勵，也有異常的激勵；有這種模式的激勵，也有那種模式的激勵。激勵的功能是由driver來實現的。
驗證平台要能夠根據dut的輸出來判斷dut的行為是否與預期相符合，完成這個功能的是記分板（scoreboard，也被稱為checker，本書統一以scoreboard來稱呼）。既然是判斷，那麼牽扯到兩個方面：一是判斷什麼，需要把什麼拿來判斷，這裡很明顯是dut的輸出；二是判斷的標準是什麼。
驗證平台要收集dut的輸出並把它們傳遞給scoreboard，完成這個功能的是monitor。
驗證平台要能夠給出預期結果。在記分板中提到了判斷的標準，判斷的標準通常就是預期。假設dut是乙個加法器，那麼當在它的加數和被加數中分別輸入1，即輸入1+1時，期望dut輸出2。當dut在計算1+1的結果時，驗證平台也必須相應完成同樣的過程，也計算一次1+1。在驗證平台中，完成這個過程的是參考模型（reference model）。
乙個簡單的驗證平台框圖如圖2-1所示。在uvm中，引入了agent和sequence的概念，因此uvm中驗證平台的典型框圖如圖2-2所示。
從下一節開始，將從只有乙個driver的最簡單的驗證平台開始，一步一步搭建如圖2-2所示的驗證平台。
UVM驗證培訓 factory 實用的UVM機制
路科驗證官網 路科驗證 專注於數字晶元驗證的系統思想和前沿工程領域 eetop路科首頁 eetop 路科驗證 ic驗證培訓 csdn路科首頁 csdn 路科驗證 ic驗證培訓 uvm鼓勵工程師建立模組化 可復用的測試平台。uvm通過tlm介面，把乙個元件及其他與之相連的元件隔離開來，以此實現模組化。...
UVM驗證方法學
對於驗證，各設計語言的特點分別如下 1 verilog 主要針對設計，在驗證方面最大的問題是功能模組化和激勵隨機化。2 systemc 主要針對演算法開發，systemc本質上是乙個c 庫，缺點是管理記憶體，避免記憶體洩露。3 systemverilog 具有物件導向的特性 封裝 繼承和多型。對於驗...
UVM驗證平台中的scoreboard
scoreboard 主要用於比較 reference model 與dut 輸出是否一致，並給出比較結果。乙個簡單的 scoreboard 如下 6 7行分別定義了兩個埠，乙個事 exp port 用於從 reference model的ap 獲得期望的資料 另外乙個埠是 act export 用...