研究人員發現了一種破壞ssd上資料的方法,令人回想起針對ram的rowhammer攻擊。
專家警告:該攻擊攻克了確保ssd資料寫入完整性的可靠措施。
本月初發布的一篇**中,研究人員寫道:「當快閃儲存器儲存單元被程式設計時,高電壓被應用到該單元上。由於快閃儲存器單元間寄生電容耦合十分貼近,快閃儲存器單元程式設計動作便會導致單元間的相互干擾,給鄰近單元引入錯誤。」
為降低這種已知缺陷破壞資料的風險,快閃儲存器製造商採用了兩步程式設計方法,用兩個分開的步驟程式設計多級快閃儲存器單元。
首先,快閃儲存器部分程式設計多級單元(mlc)上的最低有效位(lsb),令其達到某個中間閾值電壓。然後,程式設計最高有效位(msb)到其全電壓狀態。
然而,就是在部分程式設計的單元上,出現了破壞資料的可能。
可以利用ssd上的這些漏洞該改變部分程式設計的資料,導致(很可能是惡意的)資料毀損。
研究人員列出了兩種型別的攻擊:「程式設計干擾」和「讀干擾」。
程式設計干擾涉及以特定模式將資料寫入受害者的ssd。該資料模式會導致寫入錯誤的增加,而其副產品,就是觸發對鄰近儲存單元的干擾。除了基於此技術進行攻擊的可能性外,這種方法還會導致nand快閃儲存器裝置的壽命縮短。
至於讀干擾漏洞,是攻擊者迫使ssd快速執行大量讀操作,產生「讀干擾錯誤」。最直接的後果就是破壞ssd上的資料。
研究人員給nand快閃儲存器製造商們提出了3步建議,可以用於解決該技術性安全缺陷。
我們的實驗評估顯示,新的機制很有效:他們可以以中度/較低的延遲開銷清除這些漏洞,或者以可忽略的延遲或儲存開銷大幅降低漏洞和錯誤。
NOR型快閃儲存器與NAND型快閃儲存器的區別
分類 1 快閃儲存器晶元讀寫的基本單位不同 應用程式對nor晶元操作以 字 為基本單位。為了方便對大容量nor快閃儲存器的管理,通常將nor快閃儲存器分成大小為128kb或者64kb的邏輯塊,有時候塊內還分成扇區。讀寫時需要同時指定邏輯塊號和塊內偏移。應用程式對nand晶元操作是以 塊 為基本單位。...
NOR型快閃儲存器與NAND型快閃儲存器的區別
分類 1 快閃儲存器晶元讀寫的基本單位不同 應用程式對nor晶元操作以 字 為基本單位。為了方便對大容量nor快閃儲存器的管理,通常將nor快閃儲存器分成大小為128kb或者64kb的邏輯塊,有時候塊內還分成扇區。讀寫時需要同時指定邏輯塊號和塊內偏移。應用程式對nand晶元操作是以 塊 為基本單位。...
NOR與NAND快閃儲存器比較
nor flash nand flash onenand flash 位址線和資料線分開 介面時序同 sram,易使用 位址 資料線復用,資料位較窄 onenand 可看作nor 和nand 技術的一種混合。從本質上來講,乙個單獨的 onenand 晶元整合了乙個 nor快閃儲存器介面,nand 快...