網路處理器

網路處理器特定的應用於通訊領域的各種任務，比如包處理、協議分析、路由查詢、聲音

/資料的匯聚、防火牆、

qos等。

網路裝置如路由器和交換機的體系結構的發展基本上經歷了基於通用處理器的體系結構和基於

asic

、risc

的體系結構兩個階段。

基於網路處理器的體系結構是在以上兩種體系結構的基礎上，綜合了雙方優點推出的一種新型的體系結構。網路處理器是一種可程式設計

asic

，不但可為系統提供類似

asic

的處理速度，而且可以提供類似通用處理器的靈活性。網路處理器主要被用於處理線速

(wire-speed)

資料，進行協議分析和資料分類，位於物理介面處理器和交換架構之間。

網路處理器器件內部通常由若干個微碼處理器和若干硬體協處理器組成，多個微碼處理器在網路處理器內部並行處理，通過預先編制的微碼來控制處理流程。而對於一些複雜的標準操作(

如記憶體操作、路由表查詢演算法、qos

的擁塞控制演算法、流量排程演算法等)

則採用硬體協處理器來進一步提高處理效能，從而實現了業務靈活性和高效能的有機結合。

網路處理器是一種專門用於網路包處理的cpu,

它的設計充分結合了網路環境中資料流的特點，具有優化的體系結構和指令集。網路多核處理器一般可以分為兩種，一種是具有一般運算能力和指令儲存能力的處理單元，另一種是能夠完成特定處理任務的功能模組。這兩種單元一般採用以下兩種組織機制：

流水線：每個核心被設計成具有特定處理功能的模組，這些模組以流水線方式組織在一起完成分組的處理。

並行處理：每個處理單元都可以完成相似的任務，多個處理單元彼此間可並行執行。網路處理器可實現不同級別的並行處理。通過流水線實現指令級的並行，通過硬體執行緒實現執行緒級的並行，通過片內多處理器結構實現處理器級的並行。