電容去耦的乙個重要問題是電容的去耦半徑。大多數資料中都會提到電容擺放要盡量靠近晶元，多數資料都是從減小迴路電感的角度來談這個擺放距離問題。確實，減小電感是乙個重要原因，但是還有乙個重要的原因大多數資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離晶元過遠，超出了它的去耦半徑，電容將失去它的去耦的作用。
理解去耦半徑最好的辦法就是考察雜訊源和電容補償電流之間的相位關係。當晶元對電流的需求發生變化時，會在電源平面的乙個很小的區域性區域內產生電壓擾動，電容要補償這一電流（或電壓），就必須先感知到這個電壓擾動。訊號在介質中傳播需要一定的時間，因此從發生區域性電壓擾動到電容感知到這一擾動之間有乙個時間延遲。同樣，電容的補償電流到達擾動區也需要乙個延遲。因此必然造成雜訊源和電容補償電流之間的相位上的不一致。
特定的電容，對與它自諧振頻率相同的雜訊補償效果最好，我們以這個頻率來衡量這種相位關係。設自諧振頻率為
f，對應波長為l，補償電流表示式可寫為：
其中，a是電流幅度，
r為需要補償的區域到電容的距離，
c為訊號傳播速度。
當擾動區到電容的距離達到l/4時，補償電流的相位為pi=3.14，和雜訊源相位剛好差
180度，即完全反相。此時補償電流不再起作用，去耦作用失效，補償的能量無法及時送達。為了能有效傳遞補償能量，應使雜訊源和補償電流的相位差盡可能的小，最好是同相位的。距離越近，相位差越小，補償能量傳遞越多，如果距離為
0，則補償能量百分之百傳遞到擾動區。這就要求雜訊源距離電容盡可能的近，要遠小於l/4。實際應用中，這一距離最好控制在l/50~l/40
之間，這是乙個經驗資料。
例如：0.001uf
陶瓷電容，如果安裝到電路板上後總的寄生電感為
1.6nh
，那麼其安裝後的諧振頻率為
125.8mhz
，諧振週期為
7.95ps
。假設訊號在電路板上的傳播速度為
166ps/inch
，則波長為
47.9
英吋。電容去耦半徑為
47.9/50=0.958
英吋，大約等於
2.4厘公尺。
本例中的電容只能對它周圍
2.4厘公尺範圍內的電源雜訊進行補償，即它的去耦半徑
2.4厘公尺。不同的電容，諧振頻率不同，去耦半徑也不同。對於大電容，因為其諧振頻率很低，對應的波長非常長，因而去耦半徑很大，這也是為什麼我們不太關注大電容在電路板上放置位置的原因。對於小電容，因去耦半徑很小，應盡可能的靠近需要去耦的晶元，這正是大多數資料上都會反覆強調的，小電容要盡可能近的靠近晶元放置。
注：有網友向我提問：我看過一些方案，確實有先大後小得順序，不知道他們這樣排是有目的、有依據的，還是覺得兩種沒啥差別，隨便排的？
回答：大電容靠前，有乙個優點就是，上電時可以減弱電流過衝的影響，如果小的靠前的話，過衝保護的效果就不明顯了，而且，上面我貼的一系列理論計算推導都是有根據的。
實際上，如果你自己按照上面給出的方式計算的話，0.001uf的半徑都有100mil了，大電容的半徑更大，所以整體上來說，都是不會超出去耦半徑的，在都不超出去耦半徑的條件下，可以優先考慮電流過衝的影響，所以大電容靠前了。
1、根據電容的容值c，可知道對應出其寄生電感的值l
例如：已知0603、0402封裝的電容的寄生電感的感值為1.6nh 則可以計算出其電容的諧振頻率為
則諧振週期為 t=7.95ns
2、若訊號在電路板上的傳播速度為v』=166ps/inch=0.006 inch/ps=6 inch/ns 則諧振波長為
電容的去耦半徑r約為波長的1/40—1/50，這裡取波長的1/50，則 去耦半徑為：
可推算出1nf電容去耦半徑2.4cm
PCB布板時去耦電容的擺放問題
相信剛畢業的大學生，剛進單位犯錯誤是在所難免的，可能每個人都會有乙個老師去帶，如果你遇到了乙個認真並且對你負責的老師帶你，那我恭喜你，你的運氣很好，因為一開始他對你的嚴格往往會使你受益終身。當然被別人批評永遠是我們不願意聽到的，如果你既不想被老師批評，又想自己今後進步的很快，唯一的路徑就是努力學習了...
旁路電容 去耦電容
濾波電容,是用來平滑電壓的,去藕電容是用來去藕的撒,還有那個旁路就是用來給交流電壓短路的.濾波電容用在電源上，使電源更平滑，沒有雜波 去耦電容用在直流訊號反饋上，去掉交流耦合訊號 旁路電容用在直流通路連線時提高交流訊號通過率的。濾波電容用在電源整流電路中，用來濾除交流成分。使輸出的直流更平滑。去耦電...
電容的去耦半徑
電容去耦的乙個重要問題是電容的去耦半徑。大多數資料中都會提到電容擺放要盡量靠近晶元，多數資料都是從減小迴路電感的角度來談這個擺放距離問題。確實，減小電感是乙個重要原因，但是還有乙個重要的原因大多數資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離晶元過遠，超出了它的去耦半徑，電容將失去它的去耦的...