stc89c52功能簡述：
stc89c52引腳說明：
vcc(40引腳)：電源電壓
vss(20引腳)：接地
p0口p1口：p1口是乙個具有內部上拉電阻的8 位雙向i/o 口，p1 輸出緩衝器能驅動4個ttl邏輯電平。對p1 埠寫「1」時，內部上拉電阻把埠拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由於內部電阻的原因，將輸出電流(iil)。
此外，p1.0和p1.2分別作定時器/計數器2的外部計數輸入(p1.0/t2)和時器/計數器2 的觸發輸入(p1.1/t2ex)，具體如下表所示。在flash程式設計和校驗時，p1口接收低8位位址位元組。
表1 p1.0和p1.1引腳復用功能
引腳號第二功能
p1.0 t2(定時器/計數器t2的外部計數輸入)，時鐘輸出
p1.1 t2ex(定時器/計數器t2的捕捉/過載觸發訊號和方向控制)
p2口：p2口是乙個具有內部上拉電阻的8位雙向i/o 口，p2輸出緩衝器能驅動4個ttl邏輯電平。對p2埠寫「1」時，內部上拉電阻把埠拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由於內部電阻的原因，將輸出電流(iil)。
在訪問外部程式儲存器或用16位位址讀取外部資料儲存器(例如執行movx @dptr)時，p2口送出高八位位址。在這種應用中，p2口使用很強的內部上拉傳送1。在使用8位位址(如movx @ri)訪問外部資料儲存器時，p2口輸出p2鎖存器的內容。在flash程式設計和校驗時，p2口也接收高8位位址位元組和一些控制訊號。
p3口：p3口是乙個具有內部上拉電阻的8位雙向i/o 口，p3輸出緩衝器能驅動4個ttl邏輯電平。對p3埠寫「1」時，內部上拉電阻把埠拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由於內部電阻的原因，將輸出電流(iil)。p3口亦作為stc89c52特殊功能(第二功能)使用，如下表所示。在flash程式設計和校驗時，p3口也接收一些控制訊號。
p3口除作為一般i/o口外，還有其他一些復用功能：
表2 p3口引腳復用功能
rst——復位輸入。當振盪器工作時，rst引腳出現兩個機器週期以上高電平將是微控制器復位。
ale/prog——當訪問外部程式儲存器或資料儲存器時，ale(位址鎖存允許)輸出脈衝用於鎖存位址的低8位位元組。一般情況下，ale仍以時鐘振盪頻率的1/6輸出固定的脈衝訊號，因此它可對外輸出時鐘或用於定時目的。要注意的是：每當訪問外部資料儲存器時將跳過乙個ale脈衝。
對flash儲存器程式設計期間，該引腳還用於輸入程式設計脈衝(prog)。
如有必要，可通過對特殊功能暫存器(sfr)區中的8eh單元的d0位置位，可禁止ale操作。該位置位後，只有一條movx和movc指令才能將ale啟用。此外，該引腳會被微弱拉高，微控制器執行外部程式時，應設定ale禁止位無效。
psen——程式儲存允許(psen)輸出是外部程式儲存器的讀選通訊號，當stc89c52由外部程式儲存器取指令(或資料)時，每個機器週期兩次psen有效，即輸出兩個脈衝，在此期間，當訪問外部資料儲存器，將跳過兩次psen訊號。
ea/vpp——外部訪問允許，欲使cpu僅訪問外部程式儲存器(位址為0000h-ffffh)，ea端必須保持低電平(接地)。需注意的是：如果加密位lb1被程式設計，復位時內部會鎖存ea端狀態。如ea端為高電平(接vcc端)，cpu則執行內部程式儲存器的指令。flash儲存器程式設計時，該引腳加上+12v的程式設計允許電源vpp，當然這必須是該器件是使用12v程式設計電壓vpp。
STC89C52微控制器RAM模式
stc89c52 微控制器內變數 函式引數等資料在ram中的儲存模式 small compact large 前邊介紹微控制器資源的時候，我們提到過 stc89c52 共有 512 位元組的 ram，是用來儲存資料的，比如我們定義的變數都是直接存在 ram 裡邊的。但是微控制器的這 512 位元組的...
51微控制器（一） 初學STC89C52微控制器
1.cpu運算器和控制器 微控制器的核心構成部分之一 2.內部資料儲存器存放可讀的資料，如程式中的定義。3.程式儲存器8kb，0000h 1fffh 存放程式，原始資料。4.定時 計算器3個定時器 計算器，即可設定成計數方式用於外部事件計數，也可以設定成定時模式，用於對微控制器的計時控制。5.並行埠...
微控制器 STC89C52的最小單元
stc89c52rc是stc公司生產的一種低功耗 高效能cmos8位微控制器，具有 8k位元組系統可程式設計flash儲存器。stc89c52使用經典的mcs 51核心，但做了很多的改進使得晶元具有傳統51微控制器不具備的功能。在單晶元上，擁有靈巧的8 位cpu 和在系統可程式設計flash，使得s...