pci
匯流排規範定義了一系列與
cache
相關的匯流排事務，以提高
pci裝置與主儲存器進行資料交換的效率，即
dma讀寫的效率。當
pci裝置使用
dma方式向儲存器進行讀寫操作時，一定需要經過
host
主橋，而
host
主橋通過
fsb匯流排
[1]向儲存器控制器進行讀寫操作時，需要進行
cache
共享一致性操作。
pci裝置與主儲存器進行的
cache
共享一致性增加了
host
主橋的設計複雜度。在高效能處理器中
cache
狀態機的轉換模型十分複雜。而
host
主橋是fsb
上的乙個裝置，需要按照
fsb規定的協議處理這個
cache
一致性，而多級
cache
的一致性和狀態轉換模型一直是高效能處理器設計中的難點。
不同的host
主橋處理
pci裝置進行的
dma操作時，使用的
cache
一致性的方法並不相同。因為
cache
一致性操作不僅與
host
主橋的設計相關，而且主要與處理器和
cache memory
系統設計密切相關。
powerpc
和x86
處理器可以對
pci裝置所訪問的儲存器進行設定，其設定方法並不相同。其中
powerpc
處理器，如
mpc8548
處理器，可以使用
inbound
暫存器的
rtt欄位和
wtt欄位，設定在
pci裝置進行
dma操作時，是否需要進行
cache
一致性操作，是否可以將資料直接寫入
cache
中。rtt
欄位和wtt
欄位的詳細說明見第
2.2.3節。
而x86
處理器可以使用
mtrr(memory type range registers)
設定物理儲存器區間的屬性，是否為可
cache
空間。下文分別討論在
powerpc
與x86
處理器中，
pci裝置進行
dma寫操作時，如何進行
cache
一致性操作。
但是與powerpc
處理器相比，
x86處理器在處理
pci裝置的
cache
一致性上略有不足，特別是網路裝置與儲存器系統進行資料交換的效率。因為
x86處理器所重點優化的是
pcie
裝置，目前
x86處理器使用的
ioat(i/o acceleration technology)
技術，極大增強了
pcie
裝置與主儲存器進行資料通訊的效率，但是這種技術仍然不能與一些
data plane
處理器，如
xlp832
，p4080
處理器優化
i/o訪問的技術相提並論。畢竟
x86處理器所適用的領域依然是
pc、伺服器等計算和控制領域，並不是
data plane
處理器領域。
3 3 與Cache相關的PCI匯流排事務
pci 匯流排規範定義了一系列與 cache 相關的匯流排事務，以提高 pci裝置與主儲存器進行資料交換的效率，即 dma讀寫的效率。當 pci裝置使用 dma方式向儲存器進行讀寫操作時，一定需要經過 host 主橋，而 host 主橋通過 fsb匯流排 1 向儲存器控制器進行讀寫操作時，需要進行 ...
PCI匯流排的學習與理解
1.基本概念 儲存器域 包含cpu域 和 dram域，cpu域邊界 cpu所能控制的資料完整性邊界，邊界由 memory 指令的作用範圍確定。2.不同位址域間的資料交換 儲存器訪問pci匯流排域位址空間 首先訪問儲存域的位址空間，在通過host主橋將儲存器位址轉換為pci匯流排位址，之後就可以進行資...
頁面相關的資料儲存Cache
最為常用的快取機制。相對後三項屬於瀏覽器核心內的模組 也是h5中定義的標準 http cache早已存在於http模組中了。它是網路層對http協議實現中一部分。它基於對響應頭中的cache conrol資訊進行解析，執行新鮮度檢查 條件更新等操作來管理快取。快取的容量限制及淘汰 更新演算法在各個瀏...