最初接觸
speed
grade
這個概念時，很是為
altera的-6
、-7、-8
速度等級逆向
排序的方法困惑過一段時間。
不很嚴密地說，
「序號越低，
速度等級越高」這是
altera fpga
的排序方法
，「序號越高，速度等級也越高」這是
xilinx fpga
的 排序方法
。riple
從那時起，就一直沒搞明白
speed
grade
是怎麼來的，唯一的概念是：同一款芯
片可以有多個速度等級，
不同的速度等級代表著不同的效能，
不同的效能又導致
晶元**的巨大差異。腦子裡總有乙個模模糊糊的推測：
fpga
廠家為了提高利
潤，專門給同一款晶元生產了不同的速度等級。
riple
直到一年前和一位學過
ic設計的同事
hammer
討論這一問題時，
才有了新的認識：
對fpga
廠家來說，為了得到同一款晶元的不同速度等級而專門設計不同的晶元
版圖是不划算的；
所以晶元的速度等級不應該是專門設計出來的，
而應該是在芯
片生產出來之後，
實際測試標定出來的；
速度快的晶元在總產量中的比率低，
**也就相應地高
。riple
這一解答很是合理，糾正了我
的乙個錯誤認識。
但是我仍然有兩點困惑：
1. 是什麼因素導致了同一批晶元的
效能差異；
2. 如果因素已知，
為什麼不人為控制這些因素，
提高高速晶元的產
率，達到既增加晶元廠商的利潤又降低高速晶元**的目的呢。
riple
前些天在部落格裡看到
huge
朋友的一篇
fpga speed grade
，激發了我進一步探索
riple
1. 晶元的速度等級決定於晶元內部的門延時和線延時，
這兩個因素又決定於晶
體管的長度
l和容值
c，這兩個數值的差異最終決定於晶元的生產工藝。怎樣的
工藝導致了這一差異，我還沒找到答案。
riple
2. 在晶元生產過程中，有乙個階段叫做
speed
binning
。就是採用一定的方法、
按照一組標準對生產出來的晶元進行篩選和分類，進而劃分不同的速度等級。
「測試和封裝」應該就包含這一過程
。riple
關於speed binning
的技術有很多專利：
riple
integrated circuit with adaptive speed binning
semiconductor
device
with
speed
binning
test
circuit
and
test
method
thereof
binning for semi-custom asics
method
of sorting
dice
by speed
during
die
bond
assembly
and
packaging
to customer order
method
for
prioritizing
production
lots
based
on grade
estimates
and
output requirements
3. 速度等級的標定
不僅僅取決於晶元本身的品質
，還與
晶元的市場定位有很大
關係，返修概率和成本也是因素之一。
riple
4. 晶元的等級可以在測試後加以具體調整和改善，
在儲存器晶元的生產中這一
技術應用很廣泛
。riple
5. 晶元生產的過程是充滿各種變數的，生產過程可以得到控制，但是控制不可
能精確到乙個分子、乙個原子，產品質量只能是乙個統計目標。同乙個
wafer
上的晶元會有差異，
即使是同一晶元的不同部分也是有差異的。
速度等級是乙個
統計數字，
反映了一批晶元的某些共同特性，
不代表個別晶元的質量。
而且由於
某些晶元的測試是抽樣進行的，
也不排除個別晶元的個別效能會低於標定的速度
等級。不過，據說
fpga
的測試是極嚴格的，很可能我們拿到手的晶元個個都經
過了詳盡的測試。這也是
fpga
晶元**高於普通晶元的原因。
riple
6. 同一等級的晶元中的絕大多數，其效能應該高於該速度等級的劃分標準。這
也是為什麼在
fpga
正常執行的原因
（時序分析採用的模型引數是晶元的統計引數，
是最保守也是最
安全的）
。不過，
由於同一等級的晶元仍然存在效能差異，
存在時序違規但是單
次測試成功的
fpga
設計不能確保在量產時不在個別晶元上出現問題（出了問題
就要返修或現場調查，
成本一下子就上去了）
。所以，
還是要把時序收斂了才能
放心量產，這就是工程標準對產品質量的保證。
riple
7. 概率和統計學源於工程實踐，對工程實踐又起到了巨大的指導作用。工程實
踐中的標準都是前人經驗教訓的積累，是人類社會的寶貴精神財富。
riple
8. 現實世界是模擬的，不是數字的。在考察現實問題時，我們這些數字工程師
和軟體工程師應該拋棄「一是一、
〇是〇」的觀念，
用連續的眼光看待這個連續
變化的真實世界。
riple
9. 晶元生產過程中的不確定性導致了晶元的效能差異，這一差異影響了晶元的
**，**和效能的折中又影響了我們這些
fpga
設計工程師在器件選型、設計
方法上的決策，
我們生產的產品的價效比決定了產品的銷售，
產品的銷量又決定
了晶元的採購量，採購量又影響了晶元的採購**
...。原子、分子級別上的差
異，就這樣一級一級地傳遞和放大。人類社會就是這樣環環相扣，互相制約的。
嘿，真是神奇！
FPGA學習入門
首先，fpga開發工程師是乙個相對高薪的工作，但是，很多同學在剛入門時都會有一種無從下手的感覺，尤其是將fpga作為第乙個要掌握的開發板時，更是感覺苦惱 本人也是如此，以下就本人學習fpga開發的一些情況做一些介紹，希望後來者能夠少走彎路。第一次接觸fpga是在本科畢設中，那時候選畢設課題得用搶的，...
FPGA小白入門
本人大二，剛剛接觸到fpga，打算寒假系統地學一學。目前手上有兩塊晶元，分別是賽靈思的zynq和altera的cyclone iv 由於手頭上altera的學習資料比較全，因此寒假期間打算從altera的板子入手，系統學習fpga開發流程後再著手學習zynq。用到的軟體有quartus ii viv...
webgl入門必備
由於最近在搞乙個其他的東西，所以我的webgl學習系列部落格都沒有更新了，所以在這裡先做乙個總結。我們對webgl有乙個初步的認識，就是需要先獲取到canvas的上下文，那麼我們今天就需要了解一下將影象發布到畫布上。思路將資料由main 函式傳到頂點著色器的attribute變數上去！先獲取到att...