一、將工程模組化，利用圖形設計檔案建立更大的工程
模組工程檔案（「block diagram/schematic file」或「verilog hdl file」）編譯**成功後就可以 將其模組化，然後在更高層次將各個模組級聯起來，構成更大得工程。
1、模組化
『file』→『creat/updata』→『creat symbol files for current file』 然後編譯器會自動將當前工程完整得編譯一遍，然後生產圖形模組，放在存放當前工程的資料夾裡。
二．rtl viewer：
1.1開啟方法：tools—netlist—rtl viewer
注意：在這之前必須已經執行過綜合或全編譯。
FPGA學習筆記（一） 初識FPGA
該隨筆中部分內容 自小梅哥 fpga field programmable gate array，現場可程式設計門陣列 正如其名，fpga內部有大量的可程式設計邏輯功能塊，使用verilog hdl 硬體描述語言 實現設計。玩過微控制器的小夥伴剛接觸fpga可能會有點困惑，其實fpga與微控制器最大...
FPGA學習入門
首先，fpga開發工程師是乙個相對高薪的工作，但是，很多同學在剛入門時都會有一種無從下手的感覺，尤其是將fpga作為第乙個要掌握的開發板時，更是感覺苦惱 本人也是如此，以下就本人學習fpga開發的一些情況做一些介紹，希望後來者能夠少走彎路。第一次接觸fpga是在本科畢設中，那時候選畢設課題得用搶的，...
fpga入門學習之一 fpga簡介
fpga簡介 說到底，fpga就是乙個能夠按照自己的意願去實現一些功能模組的這麼一種晶元。那問題就來啦，dsp也好 微控制器也好都能夠實現你說的這些功能，那我為什麼要選擇fpga呢？筆者認為選擇fpga的原因就在於，我如果想實現乙個20個串列埠收發資料的模組怎麼辦，我如果想實現乙個幾百兆時鐘的設計怎...