第一章 計算機系統概述
1、基本構成
處理器：控制計算機的操作，執行資料處理功能
儲存器：儲存資料和程式，此類儲存器通常是易失的
輸入/輸出部件：在計算機與外部環境之間移動資料，如硬碟
系統匯流排：為處理器、記憶體和輸入/輸出模組間提供通訊的設施
2、微處理器的演變過程
微處理器 —->多核微處理器 —–>片上系統
3、指令的執行
處理器執行的程式是由一組儲存在儲存器中的指令組成的；
處理器從儲存器中一次讀取一條指令，然後執行每條指令；
取到的指令被放置在處理器的乙個暫存器中->指令暫存器。
開始——>取下一條指令——>執行指令——>停止（如圖1.2）
4、中斷
所有計算機都提供了允許其他模組（io，儲存器）中斷處理器正常處理過程的機制。
當外部裝置做好服務的準備時（即當它準備好從處理器接受更多的資料時），該外部裝置的io模組給處理器傳送乙個中斷請求訊號。這是處理器會做響應，暫停當前程式的處理，專區處理服務於特定io裝置的程式，這個程式成為中斷處理程式。在對該裝置的服務響應完成後，處理器恢復原先的執行.
儲存被中斷程式的所有狀態資訊並在以後恢復這些資訊，這是十分重要的。因為中斷並不是程式呼叫的乙個例程，它可以再任何時候發生，因而可以再使用者程式執行過程中的任何一點上發生，他的發生是不可**的。
多個中斷時，第一種方法是當正在處理乙個中斷時，禁止再發生中斷；第二種方法是定義中斷優先順序，允許高優先順序的中斷打斷低優先順序的中斷
*中斷的定義：*cpu在執行乙個程式時，對系統發生的某個事件（程式自身或者外界因素）做出的一種反應：cpu暫停正在執行的程式去處理該事件，處理完該事件後，到適當時候返回斷點，繼續完成被打斷的程式。
中斷 = 中斷響應 + 中斷處理
5、儲存器的層次結構
設計目標：多大的容量？多快的速度？多貴的**
儲存器的層次結構：暫存器-》快取記憶體-》記憶體-》磁碟-》磁帶
快取記憶體：處理器執行指令的速度顯然受到儲存週期（從儲存器中讀乙個字或寫乙個字到儲存器中花費的時間）的限制，解決方法是利用區域性性原理，即在處理器和記憶體之間提供乙個容量小而速度快的儲存器，成為快取記憶體
6、針對io操作的三種方式：
可程式設計io-》處理器給相應io模組傳送命令，io模組執行請求的動作，它並不進一步通知處理器，尤其是他並不中斷處理器。因此處理器在執行io指令後，還要定期檢查io模組的狀態，以確定io操作是否完成；
中斷驅動io-》由處理器給io模組傳送io命令，然後處理器繼續做其他一些有用的工作。當io模組準備好與處理器交換資料時，它將打斷處理器的執行並請求服務。處理器和前面一樣執行資料傳送，然後恢復處理器以前的執行過程；
直接記憶體訪問-》當處理器要讀或寫一塊資料時，它給dma模組產生一條命令，傳送以下資訊（是否請求一次讀或寫，涉及的io裝置的位址，開始讀或寫的儲存器單元，需要讀或寫的字數），之後處理器繼續其他工作。處理器吧這個操作委託給dma模組，由該模組負責處理。dma模組直接與儲存器互動，這個過程不需要處理器參與。當傳送完成後，dma模組發乙個中斷訊號給處理器。因此只有在開始傳送和傳送結束時處理器才會參與。
7、多處理器和多核計算機組織結構
每條指令時以操作序列（取指，去運算元，執行操作，儲存結果）的方式執行的
三種最流行的通過複製處理器提供並行性的手段：對稱多處理器，多核計算機，集群
第一章 計算機系統概述
含義 能為多個部件分時共享的一組資訊傳輸通路。根據傳送資訊的不同，可分為三類。傳送各種 資料資訊 的 資料匯流排 data bus 傳送各種 位址資訊 的 位址匯流排 address bus 傳送各種 控制訊號 的 控制匯流排 control bus 使匯流排與外設連線，具有緩衝 轉換 連線等功能。...
第一章 計算機系統概述
併發 兩個或多個事件在同一事件間隔內發生 老渣在同一時間間隔內逐一和多個女友約會 共享 即資源共享 分兩種 虛擬 把乙個物理上的實體變為若干邏輯上的對應物。非同步 多道程式環境中多個程式併發執行，由於資源有限，程序的執行是走走停停的，以不可預知的速度向前推進 計算機系統資源管理者 使用者和計算機系統...
計算機系統要素 第一章
咱們自己學習的高階語言，例如c 寫出乙個hello world程式是十分簡單的，可到底如何在計算機上執行在這個程式的呢！其實就是將高階語言進行編譯生成計算機能夠識別的機器碼，那些機器碼就是需要某種硬體體系 hardware architecture 來實現。這個硬體體系又是由晶元組 chip set...