先簡單說下串列埠通訊，串列埠通訊是非常常用的通訊方式，對實驗除錯起到很有效的輔助作用，介面也比較簡單，一根傳送線，一根接收線。
對於fpga設計者而言，只要關心與其介面的tx和rx兩個訊號，tx為傳送埠，rx為接收埠，簡單的串列埠幀格式如下：
本設計去掉了奇偶校驗位，停止位保持1.5個bit，由於本實驗板子暫時沒有輸入介面，因此串列埠輸入實驗無法除錯，目前只除錯了輸入介面，輸入
做了**功能測試。
上圖為rtl檢視，datagene模組產生有序數，寫入fifo，再把fifo的資料讀出，按照設定的波特率，通過串列埠傳送。
spi bitbang實現原理分析
最近研究spi的bit bang,學自網路，不敢獨享,特做此文件。此文件是關於spi的，讀者物件為對linux 驅動如spi作為platform有一定基礎的programer。此文件基於linux2.6.32核心 spi bit bang是什麼？我把他理解成用gpio模擬spi口，跟普通微控制器沒什...
ArrayList實現原理分析
arraylist概述 arraylist是list介面的可變陣列的實現。實現了所有可選列表操作，並允許包括 null 在內的所有元素。除了實現 list 介面外，此類還提供一些方法來操作內部用來儲存列表的陣列的大小。每個arraylist例項都有乙個容量，該容量是指用來儲存列表元素的陣列的大小。它...
HashMap實現原理分析
資料結構中有陣列和鍊錶來實現對資料的儲存，但這兩者基本上是兩個極端。陣列儲存區間是連續的，占用記憶體嚴重，故空間複雜的很大。但陣列的二分查詢時間複雜度小，為o 1 陣列的特點是 定址容易，插入和刪除困難 鍊錶儲存區間離散，占用記憶體比較寬鬆，故空間複雜度很小，但時間複雜度很大，達o n 鍊錶的特點是...