pci-x
匯流排仍採用並行匯流排技術。
pci-x
匯流排使用的大多數匯流排事務基於
pci匯流排，但是在實現細節上略有不同。
pci-x
匯流排將工作頻率提高到
533mhz
，並首先引入了
pme(power management event)
機制。除此之外，
pci-x
匯流排還提出了許多新的特性。
split
匯流排事務是
pci-x
匯流排乙個重要特性。該匯流排事務替代了
pci匯流排的
delayed
資料傳送方式，從而提高了
non-posted
匯流排事務的傳送效率。下文以儲存器讀為例，說明
pci-x
裝置如何使用
split
匯流排事務。
pci-x
匯流排在進行儲存器讀匯流排事務時，匯流排事務的發起方
(requester)
使用split
匯流排事務與匯流排事務接收端
(completer)
進行資料交換，其步驟如下。
(1)requester
向completer
發起儲存器讀請求匯流排事務。
(2)這個儲存器讀請求在到達
completer
之前，可能會經過多級
pci-x
橋。這些
pci-x
橋使用split response
週期結束當前匯流排事務，釋放上游
pci匯流排。之後繼續**這個儲存器讀請求，直到
completer
認領這個儲存器讀請求匯流排事務。
(3)completer
認領儲存器讀請求匯流排事務後，將記錄將
requester的id
號，並使用
split response
週期結束儲存器讀請求匯流排事務。
(4)completer
準備好資料後，將重新申請匯流排，並使用儲存器讀完成匯流排事務主動地將資料傳送給
requester
。在這個完成報文中包含
requester的id
號，因為完成報文使用
id路由而不是位址路由。
(5)這些完成報文根據
id路由方式，最終到達
requester
。requester
從完成報文中接收資料並完成整個儲存器讀請求。 與
delayed
匯流排事務相比，
requester
獲得的資料是
completer
將資料完全準備好後，由
completer
主動傳遞的，而不是通過
requester
通過多次重試獲得的，因此能夠提高
pci-x
匯流排的使用效率。
pci-x
匯流排提出的
split
匯流排事務被
pcie
匯流排繼承。
pci-x
匯流排改變了
pci匯流排使用的傳送協議。目標裝置可以將主裝置傳送的命令鎖存，然後在下乙個時鐘週期進行解碼操作。與
pci匯流排事務相比，
pci-x
匯流排採用的這種方式，雖然在匯流排時序中多使用了乙個時鐘週期，但是可以有效提高
pci-x
匯流排的執行頻率。
因為主裝置通過資料線將命令傳送到目標裝置需要一定的延時。如果
pci匯流排頻率較高，目標裝置很難在乙個時鐘週期內接收完畢匯流排命令，並同時完成解碼工作。而如果目標裝置能夠將主裝置發出的命令先進行鎖存，然後在下乙個時鐘週期進行解碼則可以有效解決這個解碼時間
margin
不足的問題，從而提高
pci-x
匯流排的頻率。
pci-x 1.0
匯流排可以使用的最高匯流排頻率為
133mhz
，而pci-x 2.0
匯流排可以使用的最高匯流排頻率為
533mhz
，遠比pci
匯流排使用的匯流排頻率高。
除了訊號傳送協議外，
pci-x
匯流排在進行
dma讀寫時，可以不進行
cache
共享一致性操作，而
pci匯流排進行
dma讀寫時必須進行
cache
一致性操作。在某些特殊情況下，
dma讀寫時進行
cache
共享一致性不但不能提高匯流排傳送效率，反而會降低。第
3.3節將詳細討論與
cache
一致性相關的
pci匯流排事務。
此外pci-x
匯流排還支援亂序匯流排事務，即
relaxed ordering
，該匯流排事務被
pcie
匯流排繼承。對於某些應用，
pci-x
裝置使用
relaxed ordering
方式，可以有效地提高資料傳送效率。但是支援
relaxed ordering
的裝置，需要較多的資料快取和硬體邏輯處理這些亂序，這為
pci-x
裝置的設計帶來了不小的困難。
在pci
匯流排中，一次突發傳送的大小為
2個以上的雙字，一次突發傳送所攜帶的資料越多時，突發傳送的匯流排利用率也越高。 而
pci匯流排的突發傳送仍然存在缺陷。在
pci匯流排中，資料傳送端知道究竟需要傳送多少位元組的資料，但是接收端並不清楚到底需要接收多少資料。這種不確定性，為接收端的緩衝管理帶來了較大的挑戰。
為此pci-x
匯流排使用基於資料塊的突發傳送方式，傳送端以
adb(allowable disconnect boundary)
為單位，將資料傳送給接收端，一次突發讀寫為乙個以上的
adb。採用這種方式，接收端可以事先預知是否有足夠的接收緩衝，接收來自傳送端的資料，從而可以及時斷連當前匯流排週期，以節約
pci-x
匯流排的頻寬。在
pci-x
匯流排中，
adb的大小為
128b。
由於adb
的引入，
pci匯流排與
cache
相關的匯流排事務如
memory read line
、memory read multiline
和memory write and invalidate
，都被pci-x
匯流排使用與
adb相關的匯流排事務替代。因為通過
adb，
pci-x
橋(host主橋)
可以準確地預知即將訪問的資料在
cache
中的分布情況。
pci-x
匯流排還增加了一些其他特性，如在匯流排事務中增加傳送位元組計數，限制等待狀態等機制，並增強了奇偶校驗的管理方式。但是
pci-x
匯流排還沒有普及，就被
pcie
匯流排替代。因此在
pc領域和嵌入式領域很少有基於
pci-x
匯流排的裝置，
pci-x
裝置僅在一些高階伺服器上出現。因此本節不對
pci-x
匯流排做進一步描述。事實上，
pci-x
匯流排的許多特性都被
pcie
匯流排繼承。
本章主要介紹了
pci匯流排的基本組成部件，
pci裝置如何提交中斷請求，以及
pci-x
匯流排對pci
匯流排的功能增強。本章的重點在於
pci匯流排的
posted
和non-posted
匯流排事務，以及
pci匯流排如何使用
delayed
傳送方式處理
non-posted
匯流排事務，請讀者務必深入理解這兩種匯流排事務的不同。
1 5 PCI X匯流排簡介
pci x 匯流排仍採用並行匯流排技術。pci x 匯流排使用的大多數匯流排事務基於 pci匯流排，但是在實現細節上略有不同。pci x 匯流排將工作頻率提高到 533mhz 並首先引入了 pme power management event 機制。除此之外，pci x 匯流排還提出了許多新的特性。...
機載資料匯流排簡介
一 航空電子系統發展歷程 1 分立航電系統 2 聯合航電系統 3 綜合航電系統 4 先進綜合航電系統 二 中低速航空航天資料匯流排 1 mil std 1553b資料匯流排 飛行器內部時分命令 響應式多路資料匯流排 2 arinc429資料匯流排 數字式資訊傳輸系統 3 mil std 1773 1...
CAN匯流排原理簡介
一 can匯流排簡介 二 can工作原理 以廣播的形式傳送報文 當can匯流排上的某個節點需要給其他節點傳送訊息時，會以廣播的形式傳送給匯流排上所有的節點，因為匯流排上的節點不適用位址來進行配置can系統，而是根據報文的開頭的11位識別符號決定是否要接受其他節點發來的報文 面向內容的編制方案 每個節...