嵌入式
系統設計主要有三個層次，具體如下：
1. 第1層次：以pcb cad軟體和ice為主要工具的設計方法。
這是過去直至現在我國微控制器應用系統設計人員一直沿用的方法，其步驟是先抽象後具體。
抽象設計主要是根據嵌入式
應用系統要實現的功能要求，對系統功能細化，分成若干功能模組，畫出系統功能框圖，再對功能模組進行硬體和軟體功能實現的分配。
具體設計包括硬體設計和軟體設計。硬體設計主要是根據效能引數要求對各功能模組所需要使用的元器件進行選擇和組合，其選擇的基本原則就是市場上可以購買到的價效比最高的通用元器件。必要時，須分別對各個沒有把握的部分進行搭試、功能檢驗和效能測試，從模組到系統找到相對優化的方案，畫出電路原理圖。硬體設計的關鍵一步就是利用印製板(pcb)計算機輔助設計(cad)軟體對系統的元器件進行布局和佈線，接著是印製板加工、裝配和硬體除錯。
2. 第2層次：以eda工具軟體和eos為開發平台的設計方法。
隨著微電子工藝技術的發展，各種通用的可程式設計半定製邏輯器件應運而生。在硬體設計時，設計師可以利用這些半定製器件，逐步把原先要通過印製板線路互連的若干標準邏輯器件自製成專用積體電路(asic)使用，這樣，就把印製板布局和佈線的複雜性轉換成半定製器件內配置的複雜性。然而，半定製器件的設計並不需要設計人員有半導體工藝和片內積體電路布局和佈線的知識和經驗。隨著半定製器件的規模越來越大，可整合的器件越來越多，使印製板上互連器件的線路、裝配和除錯費用越來越少，不僅大大減少了印製板的面積和接外掛程式的數量，降低了系統綜合成本，增加了可程式設計應用的靈活性，更重要的是降低了系統功耗，提高了系統工作速度，大大提高了系統的可靠性和安全性。
這樣，硬體設計人員從過去選擇和使用標準通用積體電路器件，逐步轉向自己設計和製作部分專用的積體電路器件，而這些技術是由各種eda工具軟體提供支援的。
半定製邏輯器件經歷了可程式設計邏輯陣列pla、可程式設計陣列邏輯pal、通用陣列邏輯gal、複雜可程式設計邏輯器件cpld和現場可程式設計門陣列fpga的發展過程。其趨勢是整合度和速度不斷提高，功能不斷增強，結構趨於更合理，使用變得更靈活和方便。
設計人員可以利用各種eda工具和標準的cpld和fpga等，設計和自製使用者專用的大規模積體電路。然後再通過自下而上的設計方法，把用半定製器件設計自製的積體電路、可程式設計外圍器件、所選擇的asic與嵌入式微處理器或微控制器在印製板上布局、佈線構成系統。
3. 第3層次：以ip核心庫為設計基礎，用軟硬體協同設計技術的設計方法。
20世紀90年代後，進一步開始了從「積體電路」級設計不斷轉向「整合系統」級設計。目前已進入單片系統soc(system o-n a chip)設計階段，並開始進入實用階段。這種設計方法不是把系統所需要用到的所有積體電路簡單地二次整合到1個晶元上，如果這樣實現單片系統，是不可能達到單片系統所要求的高密度、高速度、高效能、小體積、低電壓、低功耗等指標的，特別是低功耗要求。單片系統設計要從整個系統效能要求出發，把微處理器、模型演算法、晶元結構、外圍器件各層次電路直至器件的設計緊密結合起來，並通過建立在全新理念上的系統軟體和硬體的協同設計，在單個晶元上完成整個系統的功能。有時也可能把系統做在幾個晶元上。因為，實際上並不是所有的系統都能在乙個晶元上實現的;還可能因為實現某種單片系統的工藝成本太高，以至於失去商業價值。目前，進入實用的單片系統還屬簡單的單片系統，如智慧型ic卡等。但幾個著名的半導體廠商正在緊鑼密鼓地研製和開發像單片pc這樣的複雜單片系統。
單片系統的設計如果從零開始，這既不現實也無必要。因為除了設計不成熟、未經過時間考驗，其系統效能和質量得不到保證外，還會因為設計週期太長而失去商業價值。
為了加快單片系統設計週期和提高系統的可靠性，目前最有效的乙個途徑就是通過授權，使用成熟優化的ip核心模組來進行設計整合和二次開發，利用膠粘邏輯技術glt(glue logic technology)，把這些ip核心模組嵌入到soc中。ip核心模組是單片系統設計的基礎，究竟購買哪一級ip核心模組，要根據現有基礎、時間、資金和其他條件權衡確定。購買硬ip核心模組風險最小，但付出最大，這是必然的。但總的來說，通過購買ip核心模組不僅可以降低開發風險，還能節省開發費用，因為一般購買ip核心模組的費用要低於自己單獨設計和驗證的費用。當然，並不是所需要的ip核心模組都可以從市場上買得到。為了壟斷市場，有一些公司開發出來的關鍵ip核心模組(至少暫時)是不願意授權轉讓使用的。像這樣的ip核心模組就不得不自己組織力量來開發。
這3個層次各有各的應用範圍。從應用開發角度看，在相當長的一段時間內，都是採用前2種方法。第3層次設計方法對一般具體應用人員來說，只能用來設計簡單的單片系統。而複雜的單片系統則是某些大的半導體廠商才能設計和實現的，並且用這種方法實現的單片系統，只可能是那些廣泛使用、具有一定規模的應用系統才值得投入研製。還有些應用系統，因為技術問題或商業價值問題並不適宜用單片實現。當它們以商品形式推出相應單片系統後，應用人員只要會選用即可。所以，3個層次的設計方法會並存，並不會簡單地用後者取代前者。初級應用設計人員會以第1種方法為主;富有經驗的設計人員會以第2種方法為主;很專業的設計人員會用第3種方法進行簡單單片系統的設計和應用。但所有的設計人員都可以應用半導體大廠商推出的用第3種方法設計的專用單片系統。
結束語
目前，在我國3個層次的設計分別呈「面」、「線」、「點」的狀態。習慣於第1層次設計方法的電子資訊系統設計人員需要逐步向第2層次過渡和發展;第2層次設計方法要由「線」逐步發展成「面」;第3層次設計方法需要國家有關部門根據it發展戰略和規劃，組織各方面力量攻關、協調發展。第3層次設計方法要由「點」逐步發展成「線」。
從三個方面理解ARM嵌入式系統
從硬體上，將基於cpu的處圍器件，整合到cpu晶元內部，比如早期基於x86體系結構下的計算機，cpu只是有運算器和累加器的功能，一切晶元要造外部橋路來擴充套件實現，象串列埠之類的都是靠外部的16c550 2的串列埠控制器晶元實現，而目前的這種串列埠控制器晶元早已整合到cpu內部，還有pc機有顯示卡，...
嵌入式系統設計
嵌入式系統 embedded system 是一種 嵌入機械或電氣系統內部 具有專屬功能的計算機系統 通常要求實時計算效能。被嵌入的系統通常是包含硬體和機械部件的完整裝置。相反，通用計算機如個人計算機則設計靈活，以滿足廣大終端使用者的需求。現在常見的很多裝置都採用嵌入式系統控制。現代嵌入式系統通常是...
嵌入式學習（三）嵌入式系統匯流排
pci peripheral component interconnect 1 支援 10 臺外設 2 匯流排時鐘頻率 33.3mhz 66mhz 3 最大資料傳輸速率 133mb s 4 時鐘同步方式 5 與 cpu 及時鐘頻率無關 6 匯流排寬度 32 位 5v 64 位 3.3v 7 能自動識...