六、多目標
makefile的規則中的目標可以不止乙個，其支援多目標，有可能我們的多個目標同時依賴於乙個檔案，並且其生成的命令大體類似。於是我們就能把其合併起來。當然，多個目標的生成規則的執行命令是同乙個，這可能會可我們帶來麻煩，不過好在我們的可以使用乙個自動化變數「$@」（關於自動化變數，將在後面講述），這個變數表示著目前規則中所有的目標的集合，這樣說可能很抽象，還是看乙個例子吧。
bigoutput littleoutput : text.g
generate text.g -$(subst output,,$@) > $@
上述規則等價於：
bigoutput : text.g
generate text.g -big > bigoutput
littleoutput : text.g
generate text.g -little > littleoutput
其中，-$(subst output,,$@)中的「$」表示執行乙個makefile的函式，函式名為subst，後面的為引數。關於函式，將在後面講述。這裡的這個函式是擷取字串的意思，「$@」表示目標的集合，就像乙個陣列，「$@」依次取出目標，並執於命令。
七、靜態模式
靜態模式可以更加容易地定義多目標的規則，可以讓我們的規則變得更加的有彈性和靈活。我們還是先來看一下語法：
:
: ...
targets定義了一系列的目標檔案，可以有萬用字元。是目標的乙個集合。
target-parrtern是指明了targets的模式，也就是的目標集模式。
prereq-parrterns是目標的依賴模式，它對target-parrtern形成的模式再進行一次依賴目標的定義。
這樣描述這三個東西，可能還是沒有說清楚，還是舉個例子來說明一下吧。如果我們的
定義成「%.o」，意思是我們的
集合中都是以「.o」結尾的，而如果我們的
定義成「%.c」，意思是對
所形成的目標集進行二次定義，其計算方法是，取
模式中的「%」（也就是去掉了[.o]這個結尾），並為其加上[.c]這個結尾，形成的新集合。
所以，我們的「目標模式」或是「依賴模式」中都應該有「%」這個字元，如果你的檔名中有「%」那麼你可以使用反斜槓「/」進行轉義，來標明真實的「%」字元。
看乙個例子：
objects = foo.o bar.o
all: $(objects)
$(objects): %.o: %.c
$(cc) -c $(cflags) $< -o $@
上面的例子中，指明了我們的目標從$object中獲取，「%.o」表明要所有以「.o」結尾的目標，也就是「foo.o bar.o」，也就是變數$object集合的模式，而依賴模式「%.c」則取模式「%.o」的「%」，也就是「foo bar」，並為其加下「.c」的字尾，於是，我們的依賴目標就是「foo.c bar.c」。而命令中的「$<」和「$@」則是自動化變數，「$<」表示所有的依賴目標集（也就是「foo.c bar.c」），「$@」表示目標集（也就是「foo.o bar.o」）。於是，上面的規則展開後等價於下面的規則：
foo.o : foo.c
$(cc) -c $(cflags) foo.c -o foo.o
bar.o : bar.c
$(cc) -c $(cflags) bar.c -o bar.o
試想，如果我們的「%.o」有幾百個，那種我們只要用這種很簡單的「靜態模式規則」就可以寫完一堆規則，實在是太有效率了。「靜態模式規則」的用法很靈活，如果用得好，那會乙個很強大的功能。再看乙個例子：
files = foo.elc bar.o lose.o
$(filter %.o,$(files)): %.o: %.c
$(cc) -c $(cflags) $< -o $@
$(filter %.elc,$(files)): %.elc: %.el
emacs -f batch-byte-compile $<
$(filter %.o,$(files))表示呼叫makefile的filter函式，過濾「$filter」集，只要其中模式為「%.o」的內容。其的它內容，我就不用多說了吧。這個例字展示了makefile中更大的彈性。
八、自動生成依賴性
在makefile中，我們的依賴關係可能會需要包含一系列的標頭檔案，比如，如果我們的main.c中有一句「#include "defs.h"」，那麼我們的依賴關係應該是：
main.o : main.c defs.h
但是，如果是乙個比較大型的工程，你必需清楚哪些c檔案包含了哪些標頭檔案，並且，你在加入或刪除標頭檔案時，也需要小心地修改makefile，這是乙個很沒有維護性的工作。為了避免這種繁重而又容易出錯的事情，我們可以使用c/c++編譯的乙個功能。大多數的c/c++編譯器都支援乙個「-m」的選項，即自動找尋原始檔中包含的標頭檔案，並生成乙個依賴關係。例如，如果我們執行下面的命令：
cc -m main.c
其輸出是：
main.o : main.c defs.h
於是由編譯器自動生成的依賴關係，這樣一來，你就不必再手動書寫若干檔案的依賴關係，而由編譯器自動生成了。需要提醒一句的是，如果你使用gnu的c/c++編譯器，你得用「-mm」引數，不然，「-m」引數會把一些標準庫的標頭檔案也包含進來。
gcc -m main.c的輸出是：
main.o: main.c defs.h /usr/include/stdio.h /usr/include/features.h /
/usr/include/sys/cdefs.h /usr/include/gnu/stubs.h /
/usr/lib/gcc-lib/i486-suse-linux/2.95.3/include/stddef.h /
/usr/include/bits/types.h /usr/include/bits/pthreadtypes.h /
/usr/include/bits/sched.h /usr/include/libio.h /
/usr/include/_g_config.h /usr/include/wchar.h /
/usr/include/bits/wchar.h /usr/include/gconv.h /
/usr/lib/gcc-lib/i486-suse-linux/2.95.3/include/stdarg.h /
/usr/include/bits/stdio_lim.h
gcc -mm main.c的輸出則是：
main.o: main.c defs.h
那麼，編譯器的這個功能如何與我們的makefile聯絡在一起呢。因為這樣一來，我們的makefile也要根據這些原始檔重新生成，讓makefile自已依賴於原始檔？這個功能並不現實，不過我們可以有其它手段來迂迴地實現這一功能。gnu組織建議把編譯器為每乙個原始檔的自動生成的依賴關係放到乙個檔案中，為每乙個「name.c」的檔案都生成乙個「name.d」的makefile檔案，[.d]檔案中就存放對應[.c]檔案的依賴關係。
於是，我們可以寫出[.c]檔案和[.d]檔案的依賴關係，並讓make自動更新或自成[.d]檔案，並把其包含在我們的主makefile中，這樣，我們就可以自動化地生成每個檔案的依賴關係了。
這裡，我們給出了乙個模式規則來產生[.d]檔案：
%.d: %.c
@set -e; rm -f $@; /
$(cc) -m $(cppflags) $< >
$@.$$$$
; /sed 's,/($*/)/.o[ :]*,/1.o $@ : ,g' <
$@.$$$$
> $@; /
rm -f
$@.$$$$
這個規則的意思是，所有的[.d]檔案依賴於[.c]檔案，「rm -f $@」的意思是刪除所有的目標，也就是[.d]檔案，第二行的意思是，為每個依賴檔案「$<」，也就是[.c]檔案生成依賴檔案，「$@」表示模式「%.d」檔案，如果有乙個c檔案是name.c，那麼「%」就是「name」，「$$$$」意為乙個隨機編號，第二行生成的檔案有可能是「name.d.12345」，第三行使用sed命令做了乙個替換，關於sed命令的用法請參看相關的使用文件。第四行就是刪除臨時檔案。
總而言之，這個模式要做的事就是在編譯器生成的依賴關係中加入[.d]檔案的依賴，即把依賴關係：
main.o : main.c defs.h
轉成：main.o main.d : main.c defs.h
於是，我們的[.d]檔案也會自動更新了，並會自動生成了，當然，你還可以在這個[.d]檔案中加入的不只是依賴關係，包括生成的命令也可一併加入，讓每個[.d]檔案都包含乙個完賴的規則。一旦我們完成這個工作，接下來，我們就要把這些自動生成的規則放進我們的主makefile中。我們可以使用makefile的「include」命令，來引入別的makefile檔案（前面講過），例如：
sources = foo.c bar.c
include $(sources:.c=.d)
上述語句中的「$(sources:.c=.d)」中的「.c=.d」的意思是做乙個替換，把變數$(sources)所有[.c]的字串都替換成[.d]，關於這個「替換」的內容，在後面我會有更為詳細的講述。當然，你得注意次序，因為include是按次來載入檔案，最先載入的[.d]檔案中的目標會成為預設目標。
<-
->
跟我一起寫 Makefile（五）
六 多目標 makefile的規則中的目標可以不止乙個，其支援多目標，有可能我們的多個目標同時依賴於乙個檔案，並且其生成的命令大體類似。於是我們就能把其合併起來。當然，多個目標的生成規則的執行命令是同乙個，這可能會可我們帶來麻煩，不過好在我們的可以使用乙個自動化變數 關於自動化變數，將在後面講述 這...
跟我一起寫 Makefile（五）
六 多目標 makefile的規則中的目標可以不止乙個，其支援多目標，有可能我們的多個目標同時依賴於乙個檔案，並且其生成的命令大體類似。於是我們就能把其合併起來。當然，多個目標的生成規則的執行命令是同乙個，這可能會可我們帶來麻煩，不過好在我們的可以使用乙個自動化變數 關於自動化變數，將在後面講述 這...
跟我一起寫 Makefile（五）
六 多目標 makefile的規則中的目標可以不止乙個，其支援多目標，有可能我們的多個目標同時依賴於乙個檔案，並且其生成的命令大體類似。於是我們就能把其合併起來。當然，多個目標的生成規則的執行命令是同乙個，這可能會可我們帶來麻煩，不過好在我們的可以使用乙個自動化變數 關於自動化變數，將在後面講述 這...